特許ウォッチ

公開番号2025095047
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2023210817
出願日2023-12-14
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人弁理士法人筒井国際特許事務所
主分類H10D 84/83 20250101AFI20250619BHJP()
要約【課題】半導体装置の性能を向上する。
【解決手段】非素子形成領域R2内にダミーフィールド構造部100を有する。ダミーフィールド構造部100は、ディープn型ウェル110、n型ウェル120、トレンチSTI、導体層150、第1n型半導体領域140、第2n型半導体領域130Aおよび第2n型半導体領域130Bを有する。半導体装置は、寄生バイポーラトランジスタTr1だけでなく、寄生バイポーラトランジスタTr2を有する。
【選択図】図8
特許請求の範囲【請求項１】
素子形成領域と非素子形成領域とを有する半導体装置であって、
ｐ型半導体基板と、
前記ｐ型半導体基板上に形成されたｐ型エピタキシャル層と、
前記ｐ型半導体基板内または前記ｐ型エピタキシャル層内に形成されたｎ型埋め込み層と、
前記非素子形成領域内に形成され、かつ、前記ｐ型エピタキシャル層内に形成され、かつ、第１領域と第２領域とを有するｎ型ウェルと、
前記非素子形成領域内に形成され、かつ、前記ｎ型埋め込み層と前記ｎ型ウェルとの間に配置され、かつ、前記ｎ型埋め込み層と前記ｎ型ウェルとに接続されたディープｎ型ウェルと、
平面視において前記素子形成領域を囲み、かつ、前記ｎ型埋め込み層を貫通するディープトレンチと、
前記非素子形成領域内に形成され、かつ、前記ｎ型ウェル内に底面を有するトレンチと、
前記非素子形成領域内に形成され、かつ、平面視において前記トレンチに囲まれ、かつ、前記第１領域上に形成された導体層と、
前記非素子形成領域内に形成され、かつ、平面視において前記トレンチに囲まれ、かつ、前記ｎ型ウェル内に形成され、かつ、平面視において前記第１領域を囲み、かつ、前記トレンチの前記底面よりも浅い位置に形成された第１ｎ型半導体領域と、
前記非素子形成領域内に形成され、かつ、平面視において前記トレンチに囲まれ、かつ、前記ｎ型ウェルの前記第２領域内に形成され、かつ、前記トレンチの前記底面よりも浅い位置に形成された第２ｎ型半導体領域と、
前記第２ｎ型半導体領域上に配置され、かつ、前記第２ｎ型半導体領域と接続されたプラグと、
を備え、
前記ディープトレンチの内部には、第１絶縁材料が埋め込まれ、
前記トレンチの内部には、第２絶縁材料が埋め込まれ、
前記第１ｎ型半導体領域の不純物濃度は、前記ｎ型ウェルの不純物濃度よりも高く、
前記第２ｎ型半導体領域の不純物濃度は、前記ｎ型ウェルの不純物濃度よりも高く、
前記第２ｎ型半導体領域には、前記プラグを介して固定電位が供給されている、半導体装置。
続きを表示（約 1,900 文字）【請求項２】
請求項１に記載の半導体装置において、
前記第１ｎ型半導体領域は、平面視において前記導体層を囲む、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記固定電位は、グランド電位である、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記導体層は、プラグと接続されないように配置されている、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記素子形成領域は、第１素子形成領域と第２素子形成領域とを有し、
前記ディープトレンチは、第１ディープトレンチと第２ディープトレンチとを有し、
前記半導体装置は、
平面視において前記第１素子形成領域を囲み、かつ、前記ｎ型埋め込み層を貫通する前記第１ディープトレンチと、
前記第１素子形成領域に形成され、かつ、前記ｎ型埋め込み層上に形成された第１ｎ型ウェルと、
前記第１素子形成領域に形成され、かつ、前記第１ｎ型ウェルに内包される第２ｎ型ウェルと、
前記第１素子形成領域に形成され、かつ、前記第２ｎ型ウェルに内包される第１ｎ型拡散層と、
平面視において前記第２素子形成領域を囲み、かつ、前記ｎ型埋め込み層を貫通する前記第２ディープトレンチと、
前記第２素子形成領域に形成され、かつ、前記ｎ型埋め込み層上に形成された第３ｎ型ウェルと、
前記第２素子形成領域に形成され、かつ、前記第３ｎ型ウェルに内包される第４ｎ型ウェルと、
前記第２素子形成領域に形成され、かつ、前記第４ｎ型ウェルに内包される第２ｎ型拡散層と、
を有する、半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
平面視において、前記第１素子形成領域は、前記非素子形成領域に囲まれ、
平面視において、前記第２素子形成領域は、前記非素子形成領域に囲まれている、半導体装置。
【請求項７】
請求項５に記載の半導体装置において、
前記第１ｎ型拡散層および前記第２ｎ型拡散層のそれぞれは、ｐ型ＬＤＭＯＳＦＥＴのｎ型ボディコンタクト領域、ｎｐｎ型バイポーラトランジスタのコレクタ領域、または、ラテラルｐｎｐ型バイポーラトランジスタのベース領域を構成している、半導体装置。
【請求項８】
請求項５に記載の半導体装置において、
前記非素子形成領域に形成されている前記ｎ型埋め込み層、前記ディープｎ型ウェル、前記ｎ型ウェルおよび前記第２ｎ型半導体領域がダミーフィールド構造部を構成し、
前記第１素子形成領域に形成されている前記ｎ型埋め込み層、前記第１ｎ型ウェル、前記第２ｎ型ウェルおよび前記第１ｎ型拡散層が第１積層構造部を構成し、
前記第２素子形成領域に形成されている前記ｎ型埋め込み層、前記第３ｎ型ウェル、前記第４ｎ型ウェルおよび前記第２ｎ型拡散層が第２積層構造部を構成し、
前記第１積層構造部、前記ｐ型半導体基板および前記第２積層構造部が第１寄生バイポーラトランジスタを構成し、
前記第１積層構造部、前記ｐ型半導体基板および前記ダミーフィールド構造部が第２寄生バイポーラトランジスタを構成し、
前記第１積層構造部は、前記第１寄生バイポーラトランジスタのエミッタおよび前記第２寄生バイポーラトランジスタのエミッタとして機能し、
前記ｐ型半導体基板は、前記第１寄生バイポーラトランジスタのベースおよび前記第２寄生バイポーラトランジスタのベースとして機能し、
前記第２積層構造部は、前記第１寄生バイポーラトランジスタのコレクタとして機能し、
前記ダミーフィールド構造部は、前記第２寄生バイポーラトランジスタのコレクタとして機能する、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記エミッタを第１電流が流れ、
前記第１寄生バイポーラトランジスタの前記コレクタを第２電流が流れ、
前記第２電流／前記第１電流＝αとする場合、α≦１０
－４
である、半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
前記ｐ型半導体基板には、硼素が導入されており、
硼素の濃度は、０．５×１０
１９
（１／ｃｍ
３
）以上且つ４．０×１０
１９
（１／ｃｍ
３
）以下である、半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、素子形成領域と非素子形成領域とを有する半導体装置に適用して有効な技術に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特開２０１７－１１７８８２号公報（特許文献１）は、アクティブバリア構造を有する半導体装置に関する技術を記載している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１１７８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、インダクタを含む回路と接続されている半導体装置においては、逆起電力に基づくノイズによって、寄生バイポーラトランジスタが動作する場合がある。この場合、寄生バイポーラトランジスタが動作することによって、回路の電位を変調させる。この結果、回路の動作不良を引き起こすことがある。したがって、回路の動作不良を抑制するために、寄生バイポーラトランジスタの動作を抑制する技術が望まれている。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになる。
【課題を解決するための手段】
【０００６】
一実施の形態における半導体装置は、非素子形成領域内に形成されたダミーフィールド構造を有する。このダミーフィールド構造が寄生バイポーラトランジスタのコレクタとして機能する。ダミーフィールド構造は、非素子形成領域内に形成され、かつ、固定電位が供給されるｎ型半導体領域の積層構造を含む。
【発明の効果】
【０００７】
一実施の形態によれば、半導体装置の性能を向上できる。
【図面の簡単な説明】
【０００８】
ｐ型ＬＤＭＯＳＦＥＴを含む半導体装置の構成を示す図である。
ｎｐｎ型バイポーラトランジスタを含む半導体装置の構成を示す図である。
ラテラルｐｎｐ型バイポーラトランジスタを含む半導体装置の構成を示す図である。
積層構造部を示す図である。
第１関連技術を説明するための図である。
第２関連技術を説明するための図である。
実施の形態における基本思想を説明する図である。
具現化態様における半導体装置の構成を示す図である。
素子形成領域と非素子形成領域との間の位置関係を示す平面図である。
非素子形成領域の一部を示す平面図である。
図１０のＡ－Ａ線に沿う断面図である。
図１０のＢ－Ｂ線に沿う断面図である。
具現化態様において、距離と「α」との関係を示すグラフである。
応用例における半導体装置の構成を示す平面図である。
図１４のＡ－Ａ線に沿う断面図である。
図１４のＢ－Ｂ線に沿う断面図である。
【発明を実施するための形態】
【０００９】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１０】
本明細書でいう「素子形成領域」には、トランジスタなどの素子が形成されている。すなわち、「素子形成領域」には、回路を構成する素子が形成されている。また、本明細書でいう「非素子形成領域」には、トランジスタなどの素子が形成されていない。すなわち、「非素子形成領域」には、回路を構成する素子が形成されていない。
（【００１１】以降は省略されています）

関連特許