特許ウォッチ

公開番号2025092318
公報種別公開特許公報(A)
公開日2025-06-19
出願番号2023222046
出願日2023-12-27
発明の名称アレイ基板およびディスプレイパネル
出願人深セン市華星光電半導体顕示技術有限公司
代理人弁理士法人ドライト国際特許事務所
主分類G09F 9/30 20060101AFI20250612BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】既存のOLEDパネルにおける蓄積コンデンサが大きく設定できないという問題を解決する。
【解決手段】基板10は、画素領域に配置された第1の薄膜トランジスタ01とコンデンサ領域に配置され異層かつ互いに対向して配置された第1の電極プレート301および第2の電極プレート302とを含み、第1の薄膜トランジスタ01は第1の活性層012と第1のゲート層017と第1のソースドレイン層204とを含み、第1のコンデンサ30は第1の電極プレート301と第2の電極プレート302との間に配置された第1の誘電体層303をさらに含み、第1の誘電体層303は高誘電率の第1のサブ誘電体層3031と低誘電率の第2のサブ誘電体層3032とを含み、基板上の活性層の正投影は、第2のサブ誘電体層3032の正投影内に配置されることで、第1の活性層012のコンデンサ値が増加されると同時に第1の活性層012の故障リスクが低減される。
【選択図】図1
特許請求の範囲【請求項１】
アレイ基板であって、
画素領域およびコンデンサ領域が画定される基板と、
前記基板上の前記画素領域に配置された第１の薄膜トランジスタであって、第１の活性層と、前記第１の活性層の前記基板に近い側または前記基板から遠い側に配置された第１のゲート層と、前記第１の活性層の前記基板から遠い側に配置され、前記第１の活性層に電気的に接続された第１のソースドレイン層と、を含む、第１の薄膜トランジスタと、
異層かつ互いに対向して配置された第１の電極プレートおよび第２の電極プレートを含む第１のコンデンサであって、前記第１の電極プレートおよび前記第２の電極プレートが、前記コンデンサ領域に配置され、前記第１のコンデンサが、前記第１の電極プレートと前記第２の電極プレートとの間に配置された第１の誘電体層をさらに含み、前記第１の誘電体層が、第１のサブ誘電体層と前記第１のサブ誘電体層の前記第１の活性層に近い側に配置された第２のサブ誘電体層とを含み、前記第２のサブ誘電体層が、前記画素領域及び前記コンデンサ領域に配置される、第１のコンデンサと、を備え、
前記第１のサブ誘電体層の誘電率が、前記第２のサブ誘電体層の誘電率よりも大きく、前記基板上の前記第１の活性層の正投影が、前記基板上の前記第２のサブ誘電体層の正投影内に配置される、
ことを特徴とするアレイ基板。
続きを表示（約 2,000 文字）【請求項２】
前記第１のサブ誘電体層の組成材料が、アルミナ、ジルコニアのうちの少なくとも一つを含み、
前記第２のサブ誘電体層の組成材料が、酸化シリコンを含む、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記第１のゲート層が、前記第１の活性層の前記基板から遠い側に配置され、
前記第１の電極プレートと前記第１のゲート層とが同層に配置され、前記第１の電極プレートの組成材料と前記第１のゲート層の組成材料とが同じであり、前記第２の電極プレートが、前記第１の電極プレートの前記基板から遠い側又は前記基板に近い側に配置される、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項４】
前記第２の電極プレートが、前記第１の電極プレートの前記基板から遠い側に配置され、前記第２の電極プレートが、前記第１の電極プレートと前記第１のソースドレイン層との間に配置され、または、前記第２の電極プレートと前記第１のソースドレイン層とが同層に配置される、
ことを特徴とする請求項３に記載のアレイ基板。
【請求項５】
前記第２の電極プレートが、前記第１の電極プレートの前記基板に近い側に配置され、前記第１の薄膜トランジスタが、前記第１の活性層と前記第１のゲート層との間に配置されたゲート絶縁層をさらに含み、前記ゲート絶縁層が、前記第１のゲート層に対向して配置され、
前記第１の誘電体層と前記ゲート絶縁層とが同層に配置される、
ことを特徴とする請求項３に記載のアレイ基板。
【請求項６】
前記アレイ基板が、前記第１の活性層の前記基板に近い側に配置された遮光層をさらに含み、前記第２の電極プレートが、前記第１の電極プレートの前記基板に近い側に配置され、
前記第２の電極プレートと前記遮光層とが同層に配置される、
ことを特徴とする請求項５に記載のアレイ基板。
【請求項７】
前記第１のゲート層が、前記第１の活性層の前記基板に近い側に配置され、前記第１の電極プレートと前記第１のゲート層とが同層に配置され、前記第１の電極プレートの組成材料と前記第１のゲート層の組成材料とが同じであり、前記第２の電極プレートが、前記第１の電極プレートの前記基板から遠い側に配置される、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項８】
前記第１の薄膜トランジスタがダブルゲート薄膜トランジスタであり、前記ダブルゲート薄膜トランジスタが、前記第１の活性層の前記基板から遠い側に配置された第１のサブゲート層と、前記第１の活性層の前記基板に近い側に配置された第２のサブゲート層とを含む、
ことを特徴とする請求項１に記載のアレイ基板。
【請求項９】
前記第１の電極プレートと前記第１のサブゲート層とが同層に配置され、前記第１の電極プレートと前記第１のサブゲート層とが同じ組成材料であり、前記第２の電極プレートが、前記第１の電極プレートの前記基板から遠い側又は前記基板に近い側に配置され、
または、前記第１の電極プレートと前記第２のサブゲート層とが同層に配置され、前記第１の電極プレートと前記第２のサブゲート層とが同じ組成材料であり、前記第２の電極プレートが、前記第１の電極プレートの前記基板から遠い側または前記基板に近い側に配置される、
ことを特徴とする請求項８に記載のアレイ基板。
【請求項１０】
前記基板にはさらに非表示領域が画定され、前記アレイ基板がさらに第２の薄膜トランジスタを含み、
前記第２の薄膜トランジスタが前記非表示領域に配置され、前記基板上の前記第２の薄膜トランジスタの正投影と前記基板上の前記第１の薄膜トランジスタの正投影との間に隙間があり、前記第２の薄膜トランジスタが第２の活性層を含み、前記第１の活性層が、前記第２の活性層の前記基板に近い側に配置され、
前記第２の活性層の前記基板から遠い側から順番に第１のサブゲート絶縁層及び第２のゲート層が配置され、前記第１の活性層の前記基板から遠い側から順番に第２のサブゲート絶縁層、第３のサブゲート絶縁層及び第１のゲート層が配置され、前記第２活性層の前記基板に近い側に第４のサブゲート絶縁層が配置され、
前記第１のサブゲート絶縁層の組成材料と前記第３のサブゲート絶縁層の組成材料とが同じであり、前記第２のサブゲート絶縁層の組成材料と前記第４のサブゲート絶縁層の組成材料とが同じである、
ことを特徴とする、請求項１ないし９のいずれか一項に記載のアレイ基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ディスプレイ技術分野に関し、特にディスプレイ装置の製造に関し、具体的にアレイ基板およびディスプレイパネルに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ＯＬＥＤ（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）等のパネルの部品構造が簡単で、生産コストが低く、エネルギー効率が高く、曲げやすい特性を持ち、幅広い用途に使用されている。
【０００３】
ここで、ＯＬＥＤ等のパネルの画素駆動回路には、駆動電流を決定するためのグレイスケール電圧を蓄積するための蓄積コンデンサが一般的に含まれており、蓄積コンデンサを小さく設定しすぎると、発光装置の発光輝度が低下してしまう。しかし、２層や多層のコンデンサ構造を設定してコンデンサを大きくすると、パネルのプロセスレーン数が増え、また、コンデンサ電極プレートの相対面積を大きくすると、サブ画素の占有面積が大きくなり、ハイレゾリューション製品に悪影響する。
【０００４】
したがって、既存のＯＬＥＤパネルの蓄積コンデンサは大きく設定することができず、改善が急がれている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、既存のＯＬＥＤパネルにおける蓄積コンデンサが大きく設定できないという問題を解決するためのアレイ基板およびディスプレイパネルを提供するものである。
【課題を解決するための手段】
【０００６】
本発明の実施例に提供されるアレイ基板は、画素領域およびコンデンサ領域が画定される基板と、前記基板上の前記画素領域に配置された第１の薄膜トランジスタであって、第１の活性層と、前記第１の活性層の前記基板に近い側または前記基板から遠い側に配置された第１のゲート層と、前記第１の活性層の前記基板から遠い側に配置され、前記第１の活性層に電気的に接続された第１のソースドレイン層と、を含む、第１の薄膜トランジスタと、異層かつ互いに対向して配置された第１の電極プレートおよび第２の電極プレートを含む第１のコンデンサであって、前記第１の電極プレートおよび前記第２の電極プレートが、前記コンデンサ領域に配置され、前記第１のコンデンサが、前記第１の電極プレートと前記第２の電極プレートとの間に配置された第１の誘電体層をさらに含み、前記第１の誘電体層が、第１のサブ誘電体層と前記第１のサブ誘電体層の前記第１の活性層に近い側に配置された第２のサブ誘電体層とを含み、前記第２のサブ誘電体層が、前記画素領域及び前記コンデンサ領域に配置される、第１のコンデンサと、を備え、
前記第１のサブ誘電体層の誘電率が、前記第２のサブ誘電体層の誘電率よりも大きく、前記基板上の前記第１の活性層の正投影が、前記基板上の前記第２のサブ誘電体層の正投影内に配置される。
【０００７】
一実施例において、前記第１のサブ誘電体層の組成材料が、アルミナ、ジルコニアのうちの少なくとも一つを含み、前記第２のサブ誘電体層の組成材料が、酸化シリコンを含む。
【０００８】
一実施例において、前記第１のゲート層が、前記第１の活性層の前記基板から遠い側に配置され、前記第１の電極プレートと前記第１のゲート層とが同層に配置され、前記第１の電極プレートの組成材料と前記第１のゲート層の組成材料とが同じであり、前記第２の電極プレートが、前記第１の電極プレートの前記基板から遠い側又は前記基板に近い側に配置される。
【０００９】
一実施例において、前記第２の電極プレートが、前記第１の電極プレートの前記基板から遠い側に配置され、前記第２の電極プレートが、前記第１の電極プレートと前記第１のソースドレイン層との間に配置され、または、前記第２の電極プレートと前記第１のソースドレイン層とが同層に配置される。
【００１０】
一実施例において、前記第２の電極プレートが、前記第１の電極プレートの前記基板に近い側に配置され、前記第１の薄膜トランジスタが、前記第１の活性層と前記第１のゲート層との間に配置されたゲート絶縁層をさらに含み、前記ゲート絶縁層が、前記第１のゲート層に対向して配置され、前記第１の誘電体層と前記ゲート絶縁層とが同層に配置される。
（【００１１】以降は省略されています）

関連特許