特許ウォッチ

公開番号2025088750
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2024205037
出願日2024-11-25
発明の名称パッケージング基板の製造方法
出願人アブソリックスインコーポレイテッド,Absolics Inc.
代理人SK弁理士法人,個人,個人
主分類H01L 23/14 20060101AFI20250604BHJP(基本的電気素子)
要約【課題】工程の利便性が改善され、電気的信頼性が向上したパッケージング基板を製造する方法を提供する。
【解決手段】具現例に係るパッケージング基板の製造方法は、コア層10及びコア層10上に形成された絶縁層20を含むベース基板100を用意する準備ステップと、エッチングマスク30で絶縁層20を選択的にプラズマエッチングして、パターニングされた絶縁層21を形成するパターニングステップと、前記パターニングされた絶縁層が形成されたベース基板からパッケージング基板を製造する製造ステップと、を含む。エッチングマスクは有機化合物を含む。パターニングステップの雰囲気温度は120℃以下である。このような場合、パッケージング基板の製造工程の利便性が改善され、電気的信頼性が向上したパッケージング基板を製造することができる。
【選択図】図2B
特許請求の範囲【請求項１】
コア層、及び前記コア層上に形成された絶縁層を含むベース基板を用意する準備ステップと、
エッチングマスクで前記絶縁層を選択的にプラズマエッチングして、パターニングされた絶縁層を形成するパターニングステップと、
前記パターニングされた絶縁層が形成されたベース基板からパッケージング基板を製造する製造ステップとを含み、
前記エッチングマスクは有機化合物を含み、
前記パターニングステップの雰囲気温度は１２０℃以下である、パッケージング基板の製造方法。
続きを表示（約 1,000 文字）【請求項２】
前記パターニングステップにおいて、前記エッチングマスクは、前記絶縁層の上面に接して配置される、請求項１に記載のパッケージング基板の製造方法。
【請求項３】
前記絶縁層はエッチング対象領域を含み、
前記パターニングステップは、前記エッチング対象領域で前記絶縁層の一部をエッチングするエッチング過程と、前記パターニングステップの雰囲気温度を下げる安定化過程とを含み、
前記パターニングステップにおいて、前記エッチング過程及び前記安定化過程を行うことを１サイクルとして、前記絶縁層の１層当たり２回以上のサイクルを行う、請求項１に記載のパッケージング基板の製造方法。
【請求項４】
前記エッチング過程は、１回当たり２００秒～７００秒間行われる、請求項３に記載のパッケージング基板の製造方法。
【請求項５】
前記エッチング過程は、第１エッチングガス及び第２エッチングガスを含む雰囲気で行われ、
前記第１エッチングガスはフッ素系ガスであり、
前記第２エッチングガスは酸素気体である、請求項３に記載のパッケージング基板の製造方法。
【請求項６】
前記エッチング過程のプラズマ電力は１．５ｋＷ以上３ｋＷ以下である、請求項３に記載のパッケージング基板の製造方法。
【請求項７】
前記エッチングマスクの厚さは５μｍ～４０μｍである、請求項１に記載のパッケージング基板の製造方法。
【請求項８】
前記パターニングステップを終えた後、前記製造ステップの前に、前記ベース基板を超音波洗浄する洗浄ステップをさらに含み、
前記洗浄ステップの振動周波数は３０ｋＨｚ～２００ｋＨｚである、請求項１に記載のパッケージング基板の製造方法。
【請求項９】
前記パターニングされた絶縁層は、前記絶縁層の厚さ方向に形成された貫通孔を含み、
前記貫通孔の直径は３μｍ～５０μｍである、請求項１に記載のパッケージング基板の製造方法。
【請求項１０】
前記パッケージング基板は、前記コア層、及び前記コア層上に配置される前記パターニングされた絶縁層を含み、
前記パッケージング基板は、前記パターニングされた絶縁層の上面に少なくとも一部が接して形成された電気伝導層を含み、
前記パターニングされた絶縁層の上面に対する前記電気伝導層の剥離強度は２００ｇｆ／ｃｍ以上である、請求項１に記載のパッケージング基板の製造方法。

発明の詳細な説明【技術分野】
【０００１】
具現例は、パッケージング基板の製造方法に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
電子部品を作製するにおいて、半導体ウエハに回路を具現することを前工程（ＦＥ：Ｆｒｏｎｔ－Ｅｎｄ）といい、ウエハを実際の製品で使用可能な状態に組み立てることを後工程（ＢＥ：Ｂａｃｋ－Ｅｎｄ）といい、この後工程にパッケージング工程が含まれる。
【０００３】
最近の電子製品の急速な発展を可能にした半導体産業の４つの核心技術としては、半導体技術、半導体パッケージング技術、製造工程技術、ソフトウェア技術がある。半導体技術は、マイクロ以下のナノ単位の線幅、１千万個以上のセル（Ｃｅｌｌ）、高速動作、多くの熱放出などの様々な形態に発展しているが、相対的にこれを完璧にパッケージングする技術がサポートされていない。そのため、半導体の電気的性能が、半導体技術自体の性能よりは、パッケージング技術及びこれによる電気的接続によって決定されることもある。
【０００４】
最近、ハイエンド用パッケージング基板にセラミック素材を適用した研究が進められている。セラミック素材の基板に貫通孔を形成し、導電性物質をこの貫通孔に適用することで、素子とマザーボードとの間の配線長が短くなり、優れた電気的特徴を有することができる。
【先行技術文献】
【特許文献】
【０００５】
韓国公開特許第１０－２０２２－０１３５８４２号
韓国公開特許第１０－２０１４－００８５０２３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
具現例の目的は、工程の利便性が改善され、電気的信頼性が向上したパッケージング基板を製造する方法を提供することである。
【課題を解決するための手段】
【０００７】
本明細書の一実施例に係るパッケージング基板の製造方法は、コア層、及び前記コア層上に形成された絶縁層を含むベース基板を用意する準備ステップと、エッチングマスクで前記絶縁層を選択的にプラズマエッチングして、パターニングされた絶縁層を形成するパターニングステップと、前記パターニングされた絶縁層が形成されたベース基板からパッケージング基板を製造する製造ステップとを含む。
【０００８】
前記エッチングマスクは有機化合物を含む。
【０００９】
前記パターニングステップの雰囲気温度は１２０℃以下である。
【００１０】
前記パターニングステップにおいて、前記エッチングマスクは、前記絶縁層の上面に接して配置されてもよい。
（【００１１】以降は省略されています）

関連特許