TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025085004
公報種別公開特許公報(A)
公開日2025-06-03
出願番号2025035896,2023576969
出願日2025-03-06,2023-01-26
発明の名称積層構造体の製造方法及び成膜装置
出願人株式会社Gaianixx
代理人
主分類H10N 30/00 20230101AFI20250527BHJP()
要約【課題】良好な密着性及び結晶性を有するエピタキシャル膜を含む積層構造体、電子デバイス、電子機器及びこれらを工業的有利に得ることができる製造方法を提供する。
【解決手段】結晶基板上に少なくとも化合物膜を介してエピタキシャル層を積層する積層構造体の製造方法において、前記の積層を、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップにより行う。
【選択図】図1
特許請求の範囲【請求項1】
Si基板である結晶基板上に、Hf及びZrを含む酸化物を含むエピタキシャル層を積層する積層構造体の製造方法であって、
(a)前記結晶基板上に酸素を含む酸素供給犠牲層を形成するステップ、
(b)前記酸素供給犠牲層の酸素を用いて前記エピタキシャル層を形成するステップ、
(c)前記(b)ステップの後、酸素ガスを導入して前記酸素ガスの存在下、前記エピタキシャル層を形成するステップ、
を有し、
前記(b)ステップ及び前記(c)ステップにて前記エピタキシャル層が形成された前記積層構造体が、
前記結晶基板と前記エピタキシャル層との間に形成され、Zr及びSiを含む第1のアモルファス層と、
前記第1のアモルファス層と前記エピタキシャル層との間に形成され、Hf、Zr及びSiを含む第2のアモルファス層と、
前記結晶基板の一部に1又は2以上埋め込まれており且つHf及びSiを含む埋込層と、
を含み、
前記埋込層の形状が略逆三角形の断面形状を有する、積層構造体の製造方法。
続きを表示(約 550 文字)【請求項2】
Si基板である結晶基板上に、Hf及びZrを含む酸化物を含むエピタキシャル層を積層する成膜装置であって、
前記結晶基板上に酸素を含む酸素供給犠牲層を形成する第1形成部と、
前記酸素供給犠牲層の酸素を用いて前記エピタキシャル層を形成する第2形成部と、
前記酸素供給犠牲層の酸素を用いた後、酸素ガスを導入して前記酸素ガスの存在下、前記エピタキシャル層を形成する第3形成部と、
前記第1形成部、前記第2形成部及び前記第3形成部の動作を制御する制御部と、
を有し、
前記制御部は、
前記第2形成部及び前記第3形成部により前記エピタキシャル層が形成された積層構造体が、
前記結晶基板と前記エピタキシャル層との間に形成され、Zr及びSiを含む第1のアモルファス層と、
前記第1のアモルファス層と前記エピタキシャル層との間に形成され、Hf、Zr及びSiを含む第2のアモルファス層と、
前記結晶基板の一部に1又は2以上埋め込まれており且つHf及びSiを含む埋込層と、
を含み、
前記埋込層の形状が略逆三角形の断面形状を有するように、
前記第2形成部及び前記第3形成部の動作を制御する、成膜装置。

発明の詳細な説明【技術分野】
【0001】
本発明は、エピタキシャル膜を含む積層構造体、電子デバイス、電子機器及びこれらの製造方法に関する。
続きを表示(約 5,300 文字)【背景技術】
【0002】
優れた圧電性、強誘電性を有するチタン酸ジルコン酸鉛(Pb(Zr,Ti)O

)(以下、PZTともいう)からなる薄膜は、その強誘電性を生かし、不揮発性メモリ(FeRAM)等のメモリ素子、インクジェットヘッドや加速度センサ等のMEMS(Micro Electro Mechanical Systems)技術に応用されている。
【0003】
近年においては、(100)に配向したSi基板上に、(200)に配向したZrO

膜等を介して、(200)に配向したPt膜を形成することで、Pt膜上に、良好な圧電特性を有する圧電体膜を成膜することが検討されている(特許文献1)。しかしながら、界面での密着性や結晶性においてまだまだ満足のいくものではなく、界面での密着性や結晶性を向上させ、さらには、圧電体膜の圧電特性をより向上させることができるような方策が待ち望まれていた。
【先行技術文献】
【特許文献】
【0004】
特開2015-154015号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、良好な密着性及び結晶性を有するエピタキシャル膜を含む積層構造体、電子デバイス、電子機器及びこれらを工業的有利に得ることができる製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶基板上に結晶性化合物を含むエピタキシャル層を積層する積層構造体の製造方法であって前記積層を、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップにより行うことで、異なる組成であっても、優れた密着性及び結晶性を有するエピタキシャル膜を含む積層構造体が容易に得られること等を知見し、このような積層構造体及びその製造方法が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。
【0007】
すなわち、本発明は、以下の発明に関する。
[1] 結晶基板上に結晶性化合物を含むエピタキシャル層を積層する積層構造体の製造方法であって、前記結晶基板上に酸素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップを含むことを特徴とする積層構造体の製造方法。
[2] 前記化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記エピタキシャル層を形成する前記[1]記載の製造方法。
[3] 前記の積層を、蒸着又はスパッタにより行う請求項1又は2に記載の製造方法。
[4] 前記の積層を、蒸着により行う前記[1]又は[2]に記載の製造方法。
[5] 前記化合物元素供給犠牲層が前記結晶基板上に設けられた化合物膜である前記[1]~[4]のいずれかに記載の製造方法。
[6] 結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記エピタキシャル層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれてなることを特徴とする積層構造体。
[7] 前記結晶基板が、結晶性Si基板である前記[6]記載の積層構造体。
[8] 前記化合物元素供給犠牲層が、化合物膜を含む前記[6]又は[7]に記載の積層構造体。
[9] 前記化合物膜の膜厚が、1nmを超え100nm未満である前記[8]記載の積層構造体。
[10] 前記エピタキシャル層が、金属を含む前記[6]~[9]のいずれかに記載の積層構造体。
[11] 前記金属が、周期律表dブロック金属を含む前記[10]記載の積層構造体。
[12] 前記エピタキシャル層が、金属化合物を含む前記[6]~[9]のいずれかに記載の積層構造体。
[13] 前記エピタキシャル層が、誘電体を含む前記[6]~[9]のいずれかに記載の積層構造体。
[14] さらに、前記エピタキシャル層上に、直接又は他の層を介して、前記エピタキシャル層とは異なる組成の第2のエピタキシャル層が積層されている前記[6]~[13]のいずれかに記載の積層構造体。
[15] 前記エピタキシャル層が誘電体を含み、前記第2のエピタキシャル層が導電性金属の単結晶膜を含む前記[14]記載の積層構造体。
[16] さらに、前記第2のエピタキシャル層上に、直接又は他の層を介して、前記エピタキシャル層及び前記第2のエピタキシャル層とは異なる組成の第3のエピタキシャル層が積層されている前記[14]又は[15]に記載の積層構造体。
[17] 前記第3のエピタキシャル層が誘電体、半導体又は導体を含む前記[16]記載の積層構造体。
[18] 前記第3のエピタキシャル層が誘電体を含む前記[16]記載の積層構造体。
[19] 前記第3のエピタキシャル層が圧電体を含む前記[16]記載の積層構造体。
[20] 積層構造体を含む圧電素子であって、前記積層構造体が前記[6]~[19]のいずれかに記載の積層構造体であることを特徴とする圧電素子。
[21] 積層構造体を用いる圧電素子の製造方法であって、前記積層構造体が前記[6]~[19]のいずれかに記載の積層構造体であることを特徴とする圧電素子の製造方法。
[22] 積層構造体を含む電子デバイスであって、前記積層構造体が前記[1]~[14]のいずれかに記載の積層構造体であることを特徴とする電子デバイス。
[23] 圧電デバイスである前記[22]記載の電子デバイス。
[24] 積層構造体を用いる電子デバイスを製造する方法であって、前記積層構造体が前記[6]~[19]のいずれかに記載の積層構造体であることを特徴とする電子デバイスの製造方法。
[25] 電子デバイスを含む電子機器であって、前記電子デバイスが、前記[22]又は[23]に記載の電子デバイスであることを特徴とする電子機器。
[26] 積層構造体又は電子デバイスを用いて電子機器を製造する方法であって、前記積層構造体が前記[6]~[19]のいずれかに記載の積層構造体であり、前記電子デバイスが前記[22]又は[23]に記載の電子デバイスであることを特徴とする電子機器の製造方法。
[27] 電子機器を含むシステムであって、前記電子機器が、前記[25]記載の電子機器であることを特徴とするシステム。
[28] 結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び/又は前記結晶基板の構成金属を含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属を含む埋込層を有していることを特徴とする積層構造体。
[29] 前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層の構成金属を含むアモルファス薄膜及び/又は前記結晶基板の一部に 1又は2以上埋め込まれており且つ前記エピタキシャル層の構成金属を含む埋込層を有している前記[28]記載の積層構造体。
[30] 前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び/又は前記結晶基板の構成金属を含むアモルファス薄膜と、前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属を含む埋込層とを有している前記[28]記載の積層構造体。
[31] 前記構成金属がHfを含む前記[28]~[30]のいずれかに記載の積層構造体。
[32] 前記アモルファス薄膜の膜厚が1nm~10nmである前記[28]~[31]のいずれかに記載の積層構造体。
[33] 前記埋込層の形状が略逆三角形の断面形状を有する前記[28]
~[32]のいずれかに記載の積層構造体。
[34] 積層構造体を含む電子デバイス、電子機器又はシステムであって
、前記積層構造体が、前記[28]~[33]のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。
【発明の効果】
【0008】
本発明の積層構造体、電子デバイス及び電子機器は、良好な密着性及び結晶性を有するエピタキシャル膜を含んでおり、本発明の製造方法によれば、前記積層構造体、前記電子デバイス及び前記電子機器を工業的有利に得ることができるという効果を奏する。
【図面の簡単な説明】
【0009】
本発明の積層構造体の好適な実施態様の一例を模式的に示す図である。
本発明の積層構造体の好適な別の実施態様の一例を模式的に示す図である。
本発明の積層構造体の好適な製造方法の酸化膜形成工程の一例を模式的に示す図である。
本発明の積層構造体の好適な製造方法のエピタキシャル膜形成工程の一例を模式的に示す図である。
実施例において観察された断面STEM像を示す。
実施例において観察された断面STEM像を示す。
実施例において観察されたSTEM像を示す。
実施例において観察されたSTEM像を示す。
本発明においてMEMSトランスデューサの実施態様の好適な一例を模式的に示す図である。
本発明の流体排出装置への好適な適用例として、圧電アクチュエータを備えているウエハの一部の断面図の一例を模式的に示す図である。
実施例におけるXPS測定結果を示す図である。
実施例におけるXPS測定結果を示す図である。
実施例において好適に用いられる成膜装置を模式的に示す図である。
実施例で測定された断面STEM像を示す。
実施例で測定されたSTEM像を示す。
実施例で測定された埋込層のSTEM像を示す。
【発明を実施するための形態】
【0010】
本発明の積層構造体の製造方法は、結晶基板上に結晶性化合物を含むエピタキシャル層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記エピタキシャル層を形成するステップを含むことを特長とする。前記結晶性化合物は、特に限定されず、公知の結晶性化合物であってよいが、本発明においては前記結晶性化合物が金属化合物であるのが好ましく、前記金属化合物の金属も公知の金属であってよい。前記金属としては、周期律表のDブロック金属などが挙げられる。前記金属化合物の化合物も、公知の化合物であってよく、前記結晶性化合物における化合物としては、例えば、酸化物、窒化物、酸窒化物、硫化物、オキシ硫化物、ホウ化物、オキシホウ化物、炭化物、オキシ炭化物、ホウ炭化物、ホウ窒化物、ホウ硫化物、炭窒化物、炭硫化物又は炭ホウ化物等が挙げられるが、本発明においては、酸化物又は窒化物であるのが、例えばヘテロエピタキシャル成長における応力緩和及び反り低減をバッファ層としてより優れたものとすることができ、さらに電気特性(特に導電体層と絶縁層との界面)をより優れたものとすることができるので好ましい。また、前記結晶性化合物は結晶性酸化物であるのが好ましく、前記化合物膜が酸化膜であるのが好ましく、前記化合物元素が酸素であるのが好ましい。本発明においては、前記結晶性化合物が結晶性窒化物であるのが好ましく、前記化合物膜が窒化膜であるのが好ましく、前記化合物元素が窒素であるのが好ましい。前記化合物元素供給犠牲層が酸素供給犠牲層であるのが好ましく、前記酸素供給犠牲層の酸素を用いて前記エピタキシャル層を形成するのが好ましい。前記製造方法により、前記エピタキシャル層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれてなる良好な密着性及び結晶性を有するエピタキシャル膜を含む積層構造体を容易に得ることができ、このような積層構造体も本発明に包含される。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社クラベ
感圧導電体
23日前
学校法人東北学院
半導体装置
1か月前
個人
FIN TFT電極基板
18日前
富士電機株式会社
半導体装置
11日前
富士電機株式会社
半導体装置
25日前
キヤノン株式会社
放射線撮像装置
25日前
ローム株式会社
半導体装置
4日前
富士電機株式会社
半導体装置
17日前
三菱電機株式会社
半導体装置
19日前
株式会社村田製作所
半導体装置
29日前
株式会社半導体エネルギー研究所
半導体装置
22日前
株式会社半導体エネルギー研究所
発光デバイス
22日前
日亜化学工業株式会社
発光装置
2日前
株式会社カネカ
太陽電池モジュール
1日前
株式会社カネカ
太陽電池モジュール
29日前
日亜化学工業株式会社
発光モジュール
19日前
ルネサスエレクトロニクス株式会社
半導体装置
19日前
ローム株式会社
半導体装置
8日前
三安ジャパンテクノロジー株式会社
半導体装置
23日前
ローム株式会社
半導体装置
19日前
日亜化学工業株式会社
発光装置の製造方法
22日前
株式会社カネカ
ペロブスカイト薄膜太陽電池の製造方法
23日前
ローム株式会社
半導体装置
23日前
ローム株式会社
半導体装置
11日前
ローム株式会社
半導体装置
15日前
ローム株式会社
MEMS温度センサ
19日前
日亜化学工業株式会社
発光装置の製造方法
1か月前
ローム株式会社
半導体装置
1か月前
ローム株式会社
縦型ホール素子
10日前
三菱電機株式会社
半導体装置
25日前
日亜化学工業株式会社
窒化物半導体発光素子
26日前
日亜化学工業株式会社
発光装置の製造方法
18日前
株式会社デンソー
半導体装置
19日前
豊田合成株式会社
発光素子
17日前
新電元工業株式会社
半導体装置及びその製造方法
10日前
株式会社デンソー
半導体装置
8日前
続きを見る