特許ウォッチ

公開番号2025081377
公報種別公開特許公報(A)
公開日2025-05-27
出願番号2025017785,2023543940
出願日2025-02-05,2022-08-24
発明の名称半導体デバイスの製造方法
出願人京セラ株式会社
代理人弁理士法人 HARAKENZO WORLD PATENT & TRADEMARK
主分類H10H 20/825 20250101AFI20250520BHJP()
要約【課題】素子分割時のダメージを回避し、化合物半導体部を含む半導体デバイスの品質を高める。
【解決手段】主基板の上方に第1半導体部(S1)が形成するされた半導体基板(11)を準備する工程と、第1半導体部(S1)に複数のトレンチ(TR)を形成することで、第1半導体部(S1)を、複数のベース半導体部(8)に分割する工程と、複数のベース半導体部(8)の少なくとも1つの上方に、化合物半導体部(9)を形成する工程とを行う。
【選択図】図5
特許請求の範囲【請求項１】
テンプレート基板と、前記テンプレート基板上に位置し、窒化物半導体を含む複数の第１半導体部とを有し、前記複数の第１半導体部のそれぞれは、前記窒化物半導体のｍ面に垂直な方向を長手方向とする長手形状であり、前記複数の第１半導体部が前記ｍ面に平行な方向に隣り合うように並んだ半導体基板を準備する工程と、
前記複数の第１半導体部の少なくとも１つの上に第２半導体部を形成する工程と、
前記テンプレート基板上において、前記複数の第１半導体部の少なくとも１つおよび前記第２半導体部を前記ｍ面で劈開して複数の素子部に分離する工程と、を含む、半導体デバイスの製造方法。
続きを表示（約 940 文字）【請求項２】
前記複数の素子部は、第１素子部および第２素子部を含み、
前記第２素子部を転写せずに、前記第１素子部を支持基板に転写する工程を含む、請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記複数の素子部は、前記ｍ面に垂直な方向に並び、
複数個おきの素子部を支持基板に転写する工程を含む、請求項１に記載の半導体デバイスの製造方法。
【請求項４】
前記転写する工程の後に前記支持基板を、複数の個片に分割する、請求項２または３に記載の半導体デバイスの製造方法。
【請求項５】
前記テンプレート基板は、主基板と、主基板の上方に位置するマスク部および開口部と、を有し、
前記マスク部および前記開口部は、前記ｍ面に垂直な方向を長手方向とし、
前記マスク部および前記開口部は、前記ｍ面に平行な方向に並び、
前記複数の第１半導体部の少なくとも１つは、前記開口部から前記マスク部上に亘って位置する、請求項１または２に記載の半導体デバイスの製造方法。
【請求項６】
前記半導体デバイスはレーザー素子であり、
前記ｍ面での劈開で形成される劈開面は共振器端面である、請求項１～３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項７】
前記テンプレート基板は、主基板を含み、
前記複数の第１半導体部の少なくとも１つを劈開する際に前記主基板を分割しない、請求項１～３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項８】
各素子部は、活性部およびｐ型部を含む、請求項１～３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項９】
前記複数の第１半導体部間のギャップが、前記開口部の長手方向に伸びる、請求項５に記載の半導体デバイスの製造方法。
【請求項１０】
前記テンプレート基板は、前記開口部から露出するシード部を含み、前記複数の第１半導体部の少なくとも１つは、前記シード部と結合する、請求項５に記載の半導体デバイスの製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
特許文献１には、半導体デバイスを分離するため、素子形成層にＰＥＣエッチングを行う手法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１３６４７６号公報
【発明の概要】
【０００４】
本開示にかかる半導体デバイスの製造方法は、主基板の上方に第１半導体部が形成するされた半導体基板を準備する工程と、前記第１半導体部を、複数のベース半導体部に分割する工程と、前記複数のベース半導体部の少なくとも１つの上方に、化合物半導体部を形成する工程とを含む。
【図面の簡単な説明】
【０００５】
本実施形態に係る半導体デバイスの製造方法を示すフローチャートである。
本実施形態に係る半導体デバイスの製造方法を示す平面図である。
実施例１に係る半導体デバイスの製造方法を示すフローチャートである。
実施例１に係る半導体デバイスの製造方法を示す平面図である。
実施例１に係る半導体デバイスの製造方法を示す断面図である。
実施例１に係る半導体デバイスの製造装置を示すブロック図である。
実施例１の素子部の部分断面図である。
実施例１の素子部の部分平面図である。
実施例１の素子部の部分断面図である。
実施例１の半導体デバイスの構成を示す断面図である。
テンプレート基板の構成例を示す断面図である。
第１半導体部の横方向成長の一例を示す断面図である。
実施例１に係る半導体デバイスの製造方法の別例を示す平面図である。
実施例１に係る半導体デバイスの製造方法の別例を示すフローチャートである。
図１４に係る半導体デバイスの製造方法を示す平面図である。
図１４に係る半導体デバイスの製造方法を示す断面図である。
実施例１に係る半導体デバイスの製造方法の別例を示すフローチャートである。
実施例１に係る半導体デバイスの製造方法の別例を示すフローチャートである。
実施例１に係る半導体デバイスの製造方法の別例を示すフローチャートである。
図１９に係る半導体デバイスの製造方法を示す平面図である。
実施例１に係る半導体デバイスの製造方法の別例を示すフローチャートである。
図２１に係る半導体デバイスの製造方法を示す平面図である。
実施例１で得られる半導体デバイスの構成を示す斜視図である。
実施例１で得られる半導体デバイスの構成を示す斜視図である。
実施例１で得られる半導体デバイスの構成を示す斜視図である。
実施例１で得られる半導体デバイスの構成を示す斜視図である。
実施例１で得られる半導体デバイスの構成を示す斜視図である。
実施例１で得られる半導体デバイスを含む電子機器の構成を示す模式図である。
実施例２に係る半導体デバイスの製造方法を示すフローチャートである。
実施例２に係る半導体デバイスの製造方法を示す平面図である。
実施例２に係る半導体デバイスの製造方法を示す断面図である。
実施例２の半導体デバイスの製造装置を示すブロック図である。
実施例３に係る半導体デバイスの製造方法を示すフローチャートである。
実施例３に係る半導体デバイスの製造方法を示すフローチャートである。
実施例３に係る半導体デバイスの製造方法を示す平面図である。
実施例３に係る半導体デバイスの製造方法を示す断面図である。
実施例３の半導体デバイスの製造装置を示すブロック図である。
【発明を実施するための形態】
【０００６】
図１は、本実施形態に係る半導体デバイスの製造方法を示すフローチャートである。図２は、本実施形態に係る半導体デバイスの製造方法を示す平面図である。図１～図２に示すように、本実施形態に係る半導体デバイスの製造方法では、主基板を含むテンプレート基板７上に第１半導体部Ｓ１が形成された半導体基板１１を準備する工程と、第１半導体部Ｓ１を複数のベース半導体部８に分割する工程と、複数のベース半導体部８の少なくとも１つの上方に、化合物半導体部９を形成する工程とを行う。
【０００７】
素子形成層に対してエッチングを行う従来の手法では、素子形成層がエッチングによるダメージを受けるおそれがあった。本実施形態では、化合物半導体部９を形成する前に第１半導体部Ｓ１を複数のベース半導体部８に分割している。このように、化合物半導体部９の活性層を成膜する前に、例えばトレンチＴＲの形成によって第１半導体部Ｓ１を分割しておき、活性層の形成後は素子分割のエッチングを行わないことで、活性層へのダメージを回避することができる。これにより、化合物半導体部９を含む半導体デバイスの品質を高めることができる。
【０００８】
テンプレート基板７が、主基板と、ｍ５および開口部Ｋを含むマスクパターン６とを有し、第１半導体部Ｓ１が開口部Ｋ（開口部Ｋに露出するシード部３）からマスク部５上にわたって形成されていてよい。第１半導体部Ｓ１並びにベース半導体部８および化合物半導体部９が窒化物半導体（例えば、ＧａＮ系半導体）を含んでいてもよい。
【０００９】
半導体デバイスの具体例として、発光体（ＬＥＤチップ、半導体レーザチップ等）、発光体がサブマウントされた発光素子、発光素子がパッケージングされた発光モジュール等を挙げることができるが、これら発光系の半導体デバイスに限定されることはない。例えば、受光素子（Photo diode）であってもよく、この場合、発光系の半導体デバイスの場合と同様の効果を得ることができる。
【００１０】
窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。ベース半導体部８は、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型（ｉ型）でもよい。
（【００１１】以降は省略されています）

関連特許