特許ウォッチ

公開番号2025076918
公報種別公開特許公報(A)
公開日2025-05-16
出願番号2023188881
出願日2023-11-02
発明の名称イコライザ回路、レーザドライバ回路、CPOモジュールおよび光通信システム
出願人公立大学法人滋賀県立大学,国立大学法人東海国立大学機構
代理人弁理士法人YKI国際特許事務所
主分類H04L 25/03 20060101AFI20250509BHJP(電気通信技術)
要約【課題】簡易な構成で帯域延伸性能の調整が可能なイコライザ回路を提供する。
【解決手段】イコライザ回路430は、基準信号を波形整形するイコライザ回路430であって、基準信号から遅延した1または複数の遅延信号を生成する遅延信号生成回路432と、基準信号に同期した基準電流信号に対して、遅延信号に同期した遅延電流信号を逆相で加算する信号合成回路434と、を有し、遅延信号生成回路432は、多段の遅延回路で構成される。
【選択図】図1
特許請求の範囲【請求項１】
基準信号を波形整形するイコライザ回路であって、
前記基準信号から遅延した１または複数の遅延信号を生成する遅延信号生成回路と、
前記基準信号に同期した基準電流信号に対して、前記遅延信号に同期した遅延電流信号を逆相で加算する信号合成回路と、
を備え、
前記遅延信号生成回路は、多段の遅延回路で構成される、
イコライザ回路。
続きを表示（約 1,100 文字）【請求項２】
前記信号合成回路は、出力端子を共用した基準差動増幅回路と遅延差動増幅回路を有し、
前記基準差動増幅回路と前記遅延差動増幅回路の少なくとも一方の電流源の電流値を離散的に可変する電流可変手段を有する、
請求項１に記載のイコライザ回路。
【請求項３】
前記電流可変手段は、二値の制御信号によって、前記基準差動増幅回路または前記遅延差動増幅回路の前記電流源をオンオフさせて前記電流値を可変するように構成される、
請求項２に記載のイコライザ回路。
【請求項４】
前記遅延差動増幅回路は、遅延時間の異なる複数の前記遅延信号のそれぞれによって動作する複数の差動増幅回路を有する、
請求項３に記載のイコライザ回路。
【請求項５】
外部からの信号を増幅する入力バッファ回路と、
前記入力バッファ回路が出力する信号を波形整形し、出力する請求項１～４の何れか一項に記載のイコライザ回路と
前記イコライザ回路の出力に同期した駆動信号を出力するドライバ回路と、
を備え、
前記ドライバ回路の前記駆動信号でレーザダイオードを駆動する、
レーザドライバ回路。
【請求項６】
複数の請求項５に記載のレーザドライバ回路と、
前記レーザドライバ回路の各々の出力電流を入力する複数のレーザダイオードと、
を基板に実装したＣＰＯ（Co-Packaged Optics）モジュール。
【請求項７】
前記電流可変手段を制御するための制御回路を更に基板に実装した、
請求項６に記載のＣＰＯモジュール。
【請求項８】
請求項６に記載のＣＰＯモジュールを備える光通信システム。
【請求項９】
外部光信号を受信し、電流信号を出力するフォトダイオードと、
前記フォトダイオードが出力する前記電流信号を電気信号に変換するトランスインピーダンスアンプと、
前記トランスインピーダンスアンプが出力する前記電気信号を処理するスイッチＡＳＩＣと、
前記スイッチＡＳＩＣが出力する信号を入力する請求項５に記載のレーザドライバ回路と、
前記レーザドライバ回路が出力する信号によって駆動されるレーザダイオードと、
を備えるＣＰＯモジュール。
【請求項１０】
前記電流可変手段を制御するための制御回路を更に基板に実装した、
請求項９に記載のＣＰＯモジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、イコライザ回路、レーザドライバ回路、ＣＰＯモジュールおよび光通信システムに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
ＩｏＴの普及等により、多くのデータが光通信や無線通信を介して送受信されている。近年、ＩｏＴ機器等（フィジカル空間）により収集されたクラウド（サイバー空間）上のビッグデータをＡＩで処理し、フィジカル空間にフィードバックを行うサイバーフィジカルシステム（ＣＰＳ）の実現が期待されている。
【０００３】
クラウドの実体であるデータセンター内のスイッチ装置に要求されるデータ伝送容量は増加の一途をたどっており、データセンター内の消費電力が増大している。さらなる高速化・低消費電力化を実現するためには、スイッチ装置ボード上あるいはボード間の電気配線を短尺化し、光配線に置き換えることが望ましい。その方法の１つとして、多数の光素子と集積回路、スイッチＡＳＩＣを１つのパッケージにまとめることにより、電気配線長を極力低減し、電力消費量の削減や熱効率の改善および小型化を図るＣＰＯ(Co-Packaged Optics)が注目されている。
【０００４】
ＣＰＯモジュールに搭載されるＶＣＳＥＬ(Vertical-Cavity Surface-Emitting Laser)ドライバチップは多数のチャンネルが高密度に集積されているため、他のチャンネルからの電磁干渉（クロストークノイズ）の影響を受けやすい。また、光素子特性やＣＰＯモジュールの実装状態のばらつきにより、各チャンネルの最適な動作条件が異なることが想定される。
【０００５】
従って、チャンネル毎に独立して外部の制御機器により制御ラインを介して動作条件を変更できることが望ましい。ＶＣＳＥＬドライバにおける帯域延伸のために、フィードフォワードイコライザ（Feedforward Equalizer、以降ＦＦＥとも呼ぶ）を適用する際に、ＣＰＯモジュールに適合するように、複数のチャンネルに対して少数の配線数で効果的な帯域延伸性能を付与することが望ましい。ここでＦＦＥとは、入力バッファから出力された基準差動信号に対して、遅延回路により一定量の遅延を与えた信号を加算することにより、信号波形のエッジ部を強調する回路である。
【０００６】
信号の帯域延伸性能を改善する技術として、特許文献１には、第１の増幅回路と、フィルタ回路の出力信号が入力される第２の増幅回路と、第１の増幅回路の出力信号と第２の増幅回路の出力信号とを逆相で加算する加算回路とを備えるイコライザ回路が開示されている。特許文献２には、エミッタフォロワ回路と差動回路との組合せによりセルを構成し、遅延量に応じて複数のセルが多段接続されるサブタップがメインタップに並列接続され、最終段のセルが係数設定により利得調整可能な重み付け回路として機能し、複数のセル間の伝送線路における差動回路の出力側およびエミッタフォロワ回路の入力側の５０Ω終端抵抗を２５Ω終端抵抗にまとめることを特徴とするＦＦＥが開示されている。
【先行技術文献】
【特許文献】
【０００７】
特開２００７－１２９６１９号公報
特開２０１９－１６１３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載のイコライザ回路は、遅延要素としてフィルタ回路を用いており、回路規模が大きく複雑な回路構成となる。イコライザ回路の周波数特性を変更するため、電流源回路の電流調整手段を備えているが、電流値の調整はカレントミラー回路に流れる電流をＤ／Ａ変換器で調整するために、更に回路規模が大きくなる。多数の送信チャンネルを備える、所謂マルチチャンネルを前提とするＣＰＯモジュールには、各チャンネルにＤ／Ａ変換器が必要となるため、実装上の制約で採用することは難しい。特許文献２に記載のＦＦＥは、高周波領域での利得改善を目的としており、出力側の回路の特性に合わせて、帯域延伸性能を改善するものではなく、ＣＰＯモジュールの複数のチャンネルに対して帯域延伸性能を付与する目的には適しない。ＦＦＥにおける帯域延伸性能付与のためのタップ数の増大に伴い、遅延回路規模の増大や信号線引き回しの複雑化など、ＶＣＳＥＬドライバチップの高密度化の観点で不利になる。回路規模の増大を抑制しつつ帯域延伸性能を付与可能なイコライザ回路が求められる。
【０００９】
本発明の目的は、簡易な構成で帯域延伸性能を付与可能なイコライザ回路、レーザドライバ回路、ＣＰＯモジュールおよび光通信システムを提供することである。
【課題を解決するための手段】
【００１０】
本発明に係るイコライザ回路は、基準信号を波形整形するイコライザ回路であって、基準信号から遅延した１または複数の遅延信号を生成する遅延信号生成回路と、基準信号に同期した基準電流信号に対して、遅延信号に同期した遅延電流信号を逆相で加算する信号合成回路と、を備え、遅延信号生成回路は、多段の遅延回路で構成されることを特徴とする。
（【００１１】以降は省略されています）

関連特許