特許ウォッチ

公開番号2025073176
公報種別公開特許公報(A)
公開日2025-05-13
出願番号2023183706
出願日2023-10-26
発明の名称半導体装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人弁理士法人深見特許事務所
主分類H10D 30/60 20250101AFI20250502BHJP()
要約【課題】ゲート絶縁層の劣化が抑制された半導体装置を提供する。
【解決手段】半導体装置100aは、半導体基板1と、ゲート絶縁膜2aと、ゲート電極2bと、第1電気配線5aと、半導電性絶縁層3とを備える。ゲート絶縁膜2aは、半導体基板1上に形成されている。ゲート電極2bは、ゲート絶縁膜2aを介して半導体基板1上に形成されている。第1電気配線5aは、ゲート電極2bに接続されている。半導電性絶縁層3は、ゲート電極2bおよび第1電気配線5aの少なくともいずれかに接続されている。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体基板上に形成されているゲート電極と、
前記ゲート電極に接続されている第１電気配線と、
前記ゲート電極および前記第１電気配線の少なくともいずれかに接続されている半導電性絶縁層とを備える、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記半導電性絶縁層の温度が２７℃における前記半導電性絶縁層の電気抵抗率は、前記半導電性絶縁層の温度が１５０℃における前記半導電性絶縁層の電気抵抗率より大きい、請求項１に記載の半導体装置。
【請求項３】
前記半導電性絶縁層の温度が２７℃における前記半導電性絶縁層の電気抵抗率は、１×１０
１１
Ωｃｍ以上１×１０
１３
Ωｃｍ以下である、請求項２に記載の半導体装置。
【請求項４】
前記半導電性絶縁層の温度が１５０℃における前記半導電性絶縁層の電気抵抗率は、１×１０
１０
Ωｃｍ以下である、請求項３に記載の半導体装置。
【請求項５】
前記半導電性絶縁層を構成する材料は、半導電性窒化珪素および二酸化珪素の少なくともいずれかを含む、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導電性絶縁層の厚みは、５０ｎｍ以上１００ｎｍ以下である、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体基板上に配置されている層間絶縁層を更に備え、
前記層間絶縁層は、前記半導体基板および前記ゲート電極に対向している面の反対側に位置している表面を有し、
前記層間絶縁層には、前記表面から前記ゲート電極に到達する第１コンタクトホールが形成されており、
前記第１電気配線は前記第１コンタクトホールの内周面および前記表面に接続されている、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項８】
前記半導電性絶縁層は、前記第１電気配線および前記表面に接続されている、請求項７に記載の半導体装置。
【請求項９】
前記半導電性絶縁層に接続されている第２電気配線を更に備え、
前記層間絶縁層には、前記表面から前記半導体基板に到達する第２コンタクトホールが形成されており、
前記第２電気配線は前記第２コンタクトホールの内周面および前記表面に接続されている、請求項７に記載の半導体装置。
【請求項１０】
前記半導電性絶縁層は、第１層および第２層を有し、
前記半導体基板の平面視において、前記第１層および前記第２層は、互いに離間して配置されている、請求項１から請求項４のいずれか１項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体装置の製造プロセス中において、ゲート絶縁層の帯電を抑制するために、電荷を半導体基板に逃がすアモルファスカーボン膜を形成する（例えば、特開平７－２４５３９０号公報参照）。このようなアモルファスカーボン膜を形成することにより、半導体装置の製造プロセス中においてイオン注入時にチャージアップが抑制される。
【先行技術文献】
【特許文献】
【０００３】
特開平７－２４５３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記のようなアモルファスカーボン膜は、イオン注入後に除去される。そのため、イオン注入後の工程において、ゲート絶縁層は帯電し、ゲート絶縁層が劣化する恐れがある。
【０００５】
本開示は、上記のような課題を解決するために成されたものであり、本開示の目的は、ゲート絶縁層の劣化が抑制された半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本開示に従った半導体装置は、半導体基板と、ゲート絶縁膜と、ゲート電極と、第１電気配線と、半導電性絶縁層とを備える。ゲート絶縁膜は、半導体基板上に形成されている。ゲート電極は、ゲート絶縁膜を介して半導体基板上に形成されている。第１電気配線は、ゲート電極に接続されている。半導電性絶縁層は、ゲート電極および第１電気配線の少なくともいずれかに接続されている。
【０００７】
本開示に従った半導体装置の製造方法は、半導体基板を準備する工程と、半導体基板上に第１半導電性絶縁層を形成する工程と、第１半導電性絶縁層を形成する工程の後に、半導体基板を回転させる工程とを備える。
【発明の効果】
【０００８】
上記によれば、ゲート絶縁層の劣化が抑制された半導体装置を得ることができる。
【図面の簡単な説明】
【０００９】
実施の形態１に係る半導体装置の概略断面図である。
実施の形態１に係る半導体装置の概略平面図である。
実施の形態１に係る半導体装置の製造方法のフローチャートである。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態１に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態２に係る半導体装置の概略断面図である。
実施の形態２に係る半導体装置の製造方法のフローチャートである。
実施の形態２に係る半導体装置の製造方法の一工程を示す概略断面図である。
実施の形態３に係る半導体装置の概略断面図である。
実施の形態４に係る半導体装置の概略断面図である。
【発明を実施するための形態】
【００１０】
以下、本開示の実施の形態を説明する。なお、特に言及しない限り、以下の図面において同一または対応する部分には同一の参照番号を付し、その説明は繰り返さない。
（【００１１】以降は省略されています）

関連特許