TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025070569
公報種別公開特許公報(A)
公開日2025-05-02
出願番号2023181003
出願日2023-10-20
発明の名称半導体装置
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人 快友国際特許事務所
主分類H10D 30/66 20250101AFI20250424BHJP()
要約【課題】負荷短絡等に対策された半導体装置であって、ゲート電極に負電位を印加することが可能な構成の半導体装置を提供する。
【解決手段】半導体装置1は、ゲート電極32を有する絶縁ゲート30であって、ゲート電極がn型不純物を含む半導体である、絶縁ゲートと、層間絶縁膜40を貫通するコンタクトホール40a内に設けられている埋設半導体層50であって、p型不純物を含む第1埋設半導体層52とn型不純物を含む第2埋設半導体層54を含み、第1埋設半導体層が絶縁ゲートのゲート電極に接するとともに第2埋設半導体層によってソース電極24から隔てられており、第2埋設半導体層がソース電極に接するとともに第1埋設半導体層によって絶縁ゲートのゲート電極から隔てられている、埋設半導体層と、を備える。
【選択図】図1
特許請求の範囲【請求項1】
半導体装置(1)であって、
ゲート電極(32)を有する絶縁ゲート(30)であって、前記ゲート電極が第1導電型不純物を含む半導体である、絶縁ゲートと、
第1主電極(22)と第2主電極(24)を含む一対の主電極(22,24)であって、前記絶縁ゲートにオン電圧が印可されたときに前記第1主電極から前記第2主電極に電流が流れる、一対の主電極と、
前記絶縁ゲートの前記ゲート電極と前記第2主電極の間に設けられている層間絶縁膜(40)と、
前記層間絶縁膜を貫通するコンタクトホール(40a)内に設けられている埋設半導体層(50)であって、第2導電型不純物を含む第1埋設半導体層(52)と第1導電型不純物を含む第2埋設半導体層(54)を含み、前記第1埋設半導体層が前記絶縁ゲートの前記ゲート電極に接するとともに前記第2埋設半導体層によって前記第2主電極から隔てられており、前記第2埋設半導体層が前記第2主電極に接するとともに前記第1埋設半導体層によって前記絶縁ゲートの前記ゲート電極から隔てられている、埋設半導体層と、を備える、半導体装置。
続きを表示(約 270 文字)【請求項2】
前記絶縁ゲートの前記ゲート電極と前記第2埋設半導体層を結ぶ方向に沿って計測される前記第1埋設半導体層の幅は、前記第1埋設半導体層における前記第1導電型不純物の拡散長を2の平方根で除した値よりも小さい、請求項1に記載の半導体装置。
【請求項3】
前記第1導電型不純物がn型不純物であり、
前記第2導電型不純物がp型不純物であり、
前記絶縁ゲートの前記ゲート電極と前記第1埋設半導体層と前記第2埋設半導体層がnpnバイポーラトランジスタを構成する、請求項1又は2に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本明細書が開示する技術は、半導体装置に関する。
続きを表示(約 2,900 文字)【背景技術】
【0002】
負荷短絡等によって半導体装置に過電流が流れると、半導体装置の温度が上昇し、半導体装置が破損することがある。このような事態を防止するために、半導体装置に過電流が流れたときに半導体装置を強制的にオフする技術が必要とされている。
【0003】
特許文献1は、ゲート・ソース間にpnダイオードを接続する技術を開示する。pnダイオードは、ゲート電極とソース電極の間の層間絶縁膜にコンタクトホールを形成し、そのコンタクトホール内にp型半導体層を埋設することによって形成される。ゲート電極は、n型不純物を含むポリシリコンで構成されている。このため、ゲート電極がpnダイオードのカソードとして機能し、p型半導体層がpnダイオードのアノードとして機能する。特許文献1の半導体装置では、過電流が流れて温度が上昇すると、pnダイオードにリーク電流が流れる。これにより、ゲート電位が低下し、半導体装置が強制的にオフとなる。
【先行技術文献】
【特許文献】
【0004】
特開2001-267570号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
例えば、スイッチング制御時に半導体装置を良好にオフするために、ゲート電極に負電位を印加したいことがある。特許文献1の半導体装置では、ゲート電極に負電位が印加されると、pnダイオードが順バイアスされ、ソース電極からゲート電極に電流が流れ得る。このような電流は、半導体装置の誤動作の原因となる。本明細書は、負荷短絡等に対策された半導体装置であって、ゲート電極に負電位を印加することが可能な構成の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本明細書が開示する半導体装置(1)の一実施形態は、ゲート電極(32)を有する絶縁ゲート(30)であって、ゲート電極が第1導電型不純物を含む半導体である、絶縁ゲートと、第1主電極(22)と第2主電極(24)を含む一対の主電極(22,24)であって、絶縁ゲートにオン電圧が印可されたときに第1主電極から第2主電極に電流が流れる、一対の主電極と、絶縁ゲートのゲート電極と第2主電極の間に設けられている層間絶縁膜(40)と、層間絶縁膜を貫通するコンタクトホール(40a)内に設けられている埋設半導体層(50)であって、第2導電型不純物を含む第1埋設半導体層(52)と第1導電型不純物を含む第2埋設半導体層(54)を含み、第1埋設半導体層が絶縁ゲートのゲート電極に接するとともに第2埋設半導体層によって第2主電極から隔てられており、第2埋設半導体層が第2主電極に接するとともに第1埋設半導体層によって絶縁ゲートのゲート電極から隔てられている、埋設半導体層と、を備えていてもよい。ここで、上記半導体装置の種類は、特に限定されるものではないが、例えばMOSFET又はIGBTであってもよい。上記半導体装置がMOSFETの場合、第1主電極がドレイン電極であり、第2主電極がソース電極である。上記半導体装置がIGBTの場合、第1主電極がコレクタ電極であり、第2主電極がエミッタ電極である。上記半導体装置は、一対の主電極の両方が半導体基板の一対の主面のうち一方の主面に設けられた横型デバイスであってもよく、一対の主電極の各々が半導体基板の別々の主面に設けられた縦型デバイスであってもよい。絶縁ゲートの形状は、特に限定されるものではないが、例えばプレーナー型又はトレンチ型であってもよい。
【0007】
上記半導体装置では、第1導電型のゲート電極と第2導電型の第1埋設半導体層と第1導電型の第2埋設半導体層によってバイポーラトランジスタが構成されている。負荷短絡等によって半導体装置に過電流が流れて半導体装置の温度が上昇すると、このバイポーラトランジスタが動作する。これにより、ゲート電極の電位が低下し、半導体装置が強制的にオフとなる。さらに、上記半導体装置では、ゲート電極と第2埋設半導体層の間に第1埋設半導体層が配置されている。これにより、ゲート電極に負電位が印加されたときには、第1埋設半導体層とゲート電極の間、又は、第1埋設半導体層と第2埋設半導体層の間のpn接合のいずれか一方が逆バイアスされ、そのpn接合に空乏層が形成される。このため、ゲート電極に負電位が印加されたとしても、第2主電極からゲート電極に電流が流れることが抑制される。このように、上記半導体装置は、負荷短絡等に対策されているとともに、ゲート電極に負電位を印加することが可能な構成を有している。
【図面の簡単な説明】
【0008】
実施形態の半導体装置の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
実施形態の半導体装置を製造する工程中の要部断面図を模式的に示す。
【発明を実施するための形態】
【0009】
図1に、半導体装置1の単位セルを示す。なお、図示明瞭化を目的として、繰り返し配置されている構成要素については、その1つのみに符号を付す。半導体装置1は、縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と称される種類の半導体装置であり、半導体基板10と、半導体基板10の下面を被覆するように設けられているドレイン電極22と、半導体基板10の上面を被覆するように設けられているソース電極24と、半導体基板10の上層部に設けられているトレンチゲート30と、半導体基板10上に設けられている層間絶縁膜40と、を備えている。なお、ドレイン電極22が第1主電極の一例であり、ソース電極24が第2主電極の一例である。
【0010】
半導体基板10の材料は、特に限定されるものではないが、例えばシリコン、炭化珪素、窒化ガリウム又は酸化ガリウムであってもよい。この例では、半導体基板10の材料が炭化珪素である。半導体基板10は、n
+
型のドレイン領域11と、n

型のドリフト領域12と、p型のボディ領域13と、n
+
型のソース領域14と、p
+
型のコンタクト領域15と、p型の電界シールド領域16と、を有している。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社デンソーエレクトロニクス
筐体
10日前
株式会社デンソー
モータ
23日前
株式会社デンソー
診断装置
9日前
株式会社デンソー
演算装置
9日前
株式会社デンソー
試験装置
19日前
株式会社デンソー
電池装置
17日前
株式会社デンソー
駆動装置
2日前
株式会社デンソー
レーダ装置
10日前
株式会社デンソー
レーダ装置
10日前
株式会社デンソー
レーダ装置
23日前
株式会社デンソー
慣性センサ
16日前
株式会社デンソー
レーダ装置
16日前
株式会社デンソー
半導体装置
9日前
株式会社デンソー
レーダ装置
17日前
株式会社デンソー
レーダ装置
17日前
株式会社デンソー
半導体装置
1日前
株式会社デンソー
半導体装置
19日前
株式会社デンソー
電力変換装置
2日前
株式会社デンソーウェーブ
タグ通信装置
9日前
株式会社デンソー
車載用冷凍装置
3日前
株式会社デンソー
熱交換システム
5日前
株式会社デンソーテン
スロットアンテナ
18日前
株式会社デンソーウェーブ
光学情報読取装置
9日前
株式会社デンソー
スイッチング素子
1日前
株式会社デンソー
回転角度検出装置
17日前
株式会社デンソー
二酸化炭素回収装置
18日前
株式会社デンソーウェーブ
データ配信システム
23日前
株式会社デンソー
酸性ガス回収システム
11日前
株式会社デンソー
生体信号検出システム
10日前
株式会社デンソーウェーブ
ロボット制御システム
22日前
株式会社デンソーテン
制御装置及び制御方法
1日前
株式会社デンソー
電力変換装置の制御装置
16日前
株式会社デンソーテン
判定装置および判定方法
16日前
株式会社デンソー
検出装置及びプログラム
1日前
株式会社デンソー
半導体装置とその製造方法
1日前
株式会社デンソー
光透過ヒータおよび測距装置
16日前
続きを見る