特許ウォッチ

公開番号2025019742
公報種別公開特許公報(A)
公開日2025-02-07
出願番号2023123530
出願日2023-07-28
発明の名称制御装置、制御方法、及びプログラム
出願人国立研究開発法人産業技術総合研究所,国立大学法人東北大学
代理人個人,個人,個人
主分類G02F 3/00 20060101AFI20250131BHJP(光学)
要約【課題】光回路の製造及び利用等に要するコストを低減することができる制御装置を提供する。
【解決手段】Nを8以上の整数として、N行N列の行列状に配置されたN×N個のマッハツェンダー干渉計を含む光スイッチ回路を、2以上のユニタリ行列演算回路として動作させることが可能な制御部を備える、制御装置。
【選択図】図18
特許請求の範囲【請求項１】
Ｎを８以上の整数として、Ｎ行Ｎ列の行列状に配置されたＮ×Ｎ個のマッハツェンダー干渉計を含む光スイッチ回路を、２以上のユニタリ行列演算回路として動作させることが可能な制御部を備える、
制御装置。
続きを表示（約 3,600 文字）【請求項２】
前記２以上のユニタリ行列演算回路には、第１ユニタリ行列演算回路と、前記第１ユニタリ行列演算回路と異なる第２ユニタリ行列演算回路とが含まれており、
前記Ｎ×Ｎ個のマッハツェンダー干渉計には、前記第１ユニタリ行列演算回路として動作する複数の第１マッハツェンダー干渉計と、前記第２ユニタリ行列演算回路として動作する複数の第２マッハツェンダー干渉計とが含まれており、
前記制御装置は、前記複数の第１マッハツェンダー干渉計それぞれの動作方法を示す情報を含む第１情報と、前記複数の第２マッハツェンダー干渉計それぞれの動作方法を示す情報を含む第２情報とを記憶する記憶部を備え、
前記制御部は、前記記憶部に記憶された前記第１情報に基づいて、前記複数の第１マッハツェンダー干渉計を前記第１ユニタリ行列演算回路として動作させ、前記記憶部に記憶された前記第２情報に基づいて、前記複数の第２マッハツェンダー干渉計を前記第２ユニタリ行列演算回路として動作させる、
請求項１に記載の制御装置。
【請求項３】
前記制御部は、前記複数の第１マッハツェンダー干渉計のうちの一部を位相変調器として動作させ、前記複数の第２マッハツェンダー干渉計のうちの一部を位相変調器として動作させる、
請求項２に記載の制御装置。
【請求項４】
前記制御部は、前記Ｎ×Ｎ個のマッハツェンダー干渉計によって構成される行列において、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち前記第１マッハツェンダー干渉計以外のマッハツェンダー干渉計である第３マッハツェンダー干渉計と前記第１マッハツェンダー干渉計とが交互に位置する複数の第１行が前記行列に含まれ、前記複数の第１行が前記行列の列方向に連続して並び、前記列方向において連続して並ぶ前記複数の第１行に含まれるいずれの列においても前記第３マッハツェンダー干渉計と前記第１マッハツェンダー干渉計とが交互に位置するように、前記複数の第１マッハツェンダー干渉計を前記第１ユニタリ行列演算回路として動作させ、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち前記第２マッハツェンダー干渉計以外のマッハツェンダー干渉計である第４マッハツェンダー干渉計と前記第２マッハツェンダー干渉計とが交互に位置する複数の第２行が前記行列に含まれ、前記複数の第２行が前記列方向に連続して並び、前記列方向において連続して並ぶ前記複数の第２行に含まれるいずれの列においても前記第４マッハツェンダー干渉計と前記第２マッハツェンダー干渉計とが交互に位置するように、前記複数の第２マッハツェンダー干渉計を前記第２ユニタリ行列演算回路として動作させる、
請求項２に記載の制御装置。
【請求項５】
前記制御部は、前記Ｎ×Ｎ個のマッハツェンダー干渉計によって構成される行列において、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち前記第１マッハツェンダー干渉計以外のマッハツェンダー干渉計である第３マッハツェンダー干渉計と前記第１マッハツェンダー干渉計とが交互に位置する複数の第１行と、前記第１マッハツェンダー干渉計がＮ個並ぶ１つの第３行とが前記行列に含まれ、前記複数の第１行が前記行列の列方向に連続して並び、前記列方向において連続して並ぶ前記複数の第１行に含まれるいずれの列においても前記第３マッハツェンダー干渉計と前記第１マッハツェンダー干渉計とが交互に位置し、前記複数の第１行のうち前記列方向における両端に位置する２つの第１行のいずれかと前記１つの第３行とが隣り合うように、前記複数の第１マッハツェンダー干渉計を前記第１ユニタリ行列演算回路として動作させ、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち前記第２マッハツェンダー干渉計以外のマッハツェンダー干渉計である第４マッハツェンダー干渉計と前記第２マッハツェンダー干渉計とが交互に位置する複数の第２行と、前記第２マッハツェンダー干渉計がＮ個並ぶ１つの第４行とが前記行列に含まれ、前記複数の第２行が前記列方向に連続して並び、前記列方向において連続して並ぶ前記複数の第２行に含まれるいずれの列においても前記第４マッハツェンダー干渉計と前記第２マッハツェンダー干渉計とが交互に位置し、前記複数の第２行のうち前記列方向における両端に位置する２つの第２行のいずれかと前記１つの第４行とが隣り合うように、前記複数の第２マッハツェンダー干渉計を前記第２ユニタリ行列演算回路として動作させる、
請求項２に記載の制御装置。
【請求項６】
前記制御部は、前記Ｎ×Ｎ個のマッハツェンダー干渉計によって構成される行列において、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち前記第１マッハツェンダー干渉計以外のマッハツェンダー干渉計である第３マッハツェンダー干渉計と前記第１マッハツェンダー干渉計とが交互に位置する複数の第１行と、前記第１マッハツェンダー干渉計がＮ個並ぶ複数の第３行とが前記行列に含まれ、前記複数の第１行が前記行列の列方向に連続して並び、前記複数の第３行が前記列方向に連続して並び、前記列方向において連続して並ぶ前記複数の第１行に含まれるいずれの列においても前記第３マッハツェンダー干渉計と前記第１マッハツェンダー干渉計とが交互に位置し、前記複数の第１行のうち前記列方向における両端に位置する２つの第１行のいずれかと前記複数の第３行とが隣り合うように、前記複数の第１マッハツェンダー干渉計を前記第１ユニタリ行列演算回路として動作させ、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち前記第２マッハツェンダー干渉計以外のマッハツェンダー干渉計である第４マッハツェンダー干渉計と前記第２マッハツェンダー干渉計とが交互に位置する複数の第２行と、前記第２マッハツェンダー干渉計がＮ個並ぶ複数の第４行とが前記行列に含まれ、前記複数の第２行が前記列方向に連続して並び、前記複数の第４行が前記列方向に連続して並び、前記列方向において連続して並ぶ前記複数の第２行に含まれるいずれの列においても前記第４マッハツェンダー干渉計と前記第２マッハツェンダー干渉計とが交互に位置し、前記複数の第２行のうち前記列方向における両端に位置する２つの第２行のいずれかと前記複数の第４行とが隣り合うように、前記複数の第２マッハツェンダー干渉計を前記第２ユニタリ行列演算回路として動作させる、
請求項２に記載の制御装置。
【請求項７】
前記制御部は、前記Ｎ×Ｎ個のマッハツェンダー干渉計によって構成される行列において、前記第１マッハツェンダー干渉計がＮ個並ぶ複数の第３行が前記行列に含まれ、前記複数の第３行が前記行列の列方向に連続して並ぶように、前記複数の第１マッハツェンダー干渉計を前記第１ユニタリ行列演算回路として動作させ、前記第２マッハツェンダー干渉計がＮ個並ぶ複数の第４行が前記行列に含まれ、前記複数の第４行が前記列方向に連続して並ぶように、前記複数の第２マッハツェンダー干渉計を前記第２ユニタリ行列演算回路として動作させる、
請求項２に記載の制御装置。
【請求項８】
前記Ｎ×Ｎ個のマッハツェンダー干渉計に含まれる複数の前記第３マッハツェンダー干渉計のうちの少なくとも一部は、前記第２マッハツェンダー干渉計であり、
前記Ｎ×Ｎ個のマッハツェンダー干渉計に含まれる複数の前記第４マッハツェンダー干渉計のうちの少なくとも一部は、前記第１マッハツェンダー干渉計である、
請求項４から６のうちいずれか一項に記載の制御装置。
【請求項９】
前記制御部は、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち、前記Ｎ×Ｎ個のマッハツェンダー干渉計により構成される行列が有する第１部分行列に含まれる複数のマッハツェンダー干渉計の一部を前記複数の第１マッハツェンダー干渉計とし、前記複数の第１マッハツェンダー干渉計を前記第１ユニタリ行列演算回路として動作させ、前記Ｎ×Ｎ個のマッハツェンダー干渉計のうち、前記Ｎ×Ｎ個のマッハツェンダー干渉計により構成される行列が有する第２部分行列に含まれる複数のマッハツェンダー干渉計の一部を前記複数の第２マッハツェンダー干渉計とし、前記複数の第２マッハツェンダー干渉計を前記第２ユニタリ行列演算回路として動作させ、
前記第１部分行列と前記第２部分行列とは、重なっていない、
請求項２に記載の制御装置。
【請求項１０】
Ｎを８以上の整数として、Ｎ行Ｎ列の行列状に配置されたＮ×Ｎ個のマッハツェンダー干渉計を含む光スイッチ回路を、２以上のユニタリ行列演算回路として動作させる、
制御方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、制御装置、制御方法、及びプログラムに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
近年、光信号を用いた処理を行う光回路についての研究、開発が行われている。
【０００３】
これに関し、光通信、光インターコネクト等に必要となる光信号のスイッチングを、光電変換を行わずに光信号のまま効率よく行う光スイッチ回路が知られている（非特許文献１、２参照）。
【０００４】
また、深層学習等に必要となるユニタリ行列演算を、光信号を用いて効率よく行うユニタリ行列演算回路として、Clements型光回路、Bell型光回路が知られている（非特許文献３、４参照）。
【先行技術文献】
【非特許文献】
【０００５】
Keijiro Suzuki, et al., "Ultra-compact 8 × 8 strictly-non-blocking Si-wire PILOSS switch," OPTICS EXPRESS, Vol. 22, Issue 4, 24 February 2014, pp. 3887-3894.
Ken Tanizawa, et al., "Ultra-compact 32 × 32 strictly-non-blocking Si-wire optical switch with fan-out LGA interposer," OPTICS EXPRESS, Vol. 23, Issue 13, 29 June 2015, pp. 17599-17606.
William R. Clements, et al., "Optimal design for universal multiport interferometers," Optica, Vol. 3, Issue 12, 6 December 2016, pp. 1460-1465.
B. A. Bell, and I. A. Walmsley., " Further compactifying linear optical unitaries," APL Photonics, Vol. 6, Issue 7, 13 July 2021, 070804.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、このような光スイッチ回路とユニタリ行列演算回路とは、資材、製造ライン、製造技術、製造管理法等が共通していることが知られている。しかしながら、光スイッチ回路と、ユニタリ行列演算回路とのそれぞれは、異なる光回路として製造され、利用される。このため、光回路の製造及び利用等に要するコストを低減することが困難な場合があった。
【０００７】
本開示は、このような事情を考慮してなされたもので、光回路の製造及び利用等に要するコストを低減することができる制御装置、制御方法、及びプログラムを提供することを課題とする。
【課題を解決するための手段】
【０００８】
本開示の第１の態様によれば、制御装置は、Ｎを８以上の整数として、Ｎ行Ｎ列の行列状に配置されたＮ×Ｎ個のマッハツェンダー干渉計を含む光スイッチ回路を、２以上のユニタリ行列演算回路として動作させることが可能な制御部を備える。
【０００９】
本開示の第２の態様によれば、制御方法は、Ｎを８以上の整数として、Ｎ行Ｎ列の行列状に配置されたＮ×Ｎ個のマッハツェンダー干渉計を含む光スイッチ回路を、２以上のユニタリ行列演算回路として動作させる。
【００１０】
本開示の第３の態様によれば、プログラムは、コンピュータに、Ｎを８以上の整数として、Ｎ行Ｎ列の行列状に配置されたＮ×Ｎ個のマッハツェンダー干渉計を含む光スイッチ回路を、２以上のユニタリ行列演算回路として動作させる。
【発明の効果】
（【００１１】以降は省略されています）

関連特許