特許ウォッチ

公開番号2025017198
公報種別公開特許公報(A)
公開日2025-02-05
出願番号2023120158
出願日2023-07-24
発明の名称半導体装置の製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人志賀国際特許事務所
主分類H10D 30/66 20250101AFI20250129BHJP()
要約【課題】不純物の混入を抑制した局所的に厚い絶縁膜を形成することができる半導体装置の製造方法を提供することである。
【解決手段】実施形態の半導体装置の製造方法は、第1成膜工程と、第2成膜工程と、酸化工程と、を持つ。第1成膜工程では、シリコンカーバイドからなる基材の表面にシリコンからなる第1被膜を形成する。第2成膜工程では、第1被膜の表面に第2被膜を形成する。酸化工程では、第1被膜を表面側から熱酸化させて第3被膜を形成する。第2成膜工程において、第1被膜の一部分の上には、第2被膜が形成されず当該一部分が露出する。又は、第2成膜工程において、第1被膜の一部分の上に形成される第2被膜の膜厚は、他の部分の上に形成される第2被膜の膜厚よりも小さい。
【選択図】図1
特許請求の範囲【請求項１】
シリコンカーバイドからなる基材の表面にシリコンからなる第１被膜を形成する第１成膜工程と、
前記第１被膜の表面に第２被膜を形成する第２成膜工程と、
前記第１被膜を表面側から熱酸化させて第３被膜を形成する酸化工程と、を有し、
前記第２成膜工程において、
前記第１被膜の一部分の上には、前記第２被膜が形成されず当該一部分が露出する、
又は、前記第１被膜の前記一部分の上に形成される前記第２被膜の膜厚は、他の部分の上に形成される前記第２被膜の膜厚よりも小さい、
半導体装置の製造方法。
続きを表示（約 670 文字）【請求項２】
前記第２被膜と前記第３被膜の少なくとも一部とをエッチングするエッチング工程と、
前記基材の表面に酸化シリコンからなる第４被膜を形成する酸化被膜形成工程と、を有する、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１成膜工程の前に、前記基材にトレンチを形成するトレンチ形成工程を有し、
前記第１被膜の前記一部分は、前記トレンチの側壁面上に成膜される部分であり、
前記第１被膜の前記他の部分は、前記トレンチの底面上に形成される部分である、
請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１成膜工程の前に、前記基材にトレンチを形成するトレンチ形成工程を有し、
前記第１被膜の前記一部分は、前記トレンチの底面上に成膜される部分であり、
前記第１被膜の前記他の部分は、前記トレンチの側壁面上に形成される部分である、
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第２成膜工程は、原子層堆積法によって前記第２被膜を形成する工程である、
請求項１～４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記第２被膜は、酸化シリコンである、
請求項１～４の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記第２被膜は、酸化シリコンよりも酸素の拡散係数が小さい、
請求項１～４の何れか一項に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
近年、半導体装置の微細化が進むなかで、半導体装置内の絶縁破壊が生じやすい箇所の絶縁膜を局所的に厚くすることで、微細化を実現しつつ耐電圧を高める構造が求められている。そこで、化学気相成長法（ＣＶＤ：Chemical Vapor Deposition、以下、ＣＶＤと呼ぶ）などの成膜手段を用いて、局所的に厚い絶縁膜を形成する方法が提案されているが、この場合、絶縁膜中に不純物が混入しやすいといった問題があった。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－５６９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、不純物の混入を抑制した局所的に厚い絶縁膜を形成することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置の製造方法は、第１成膜工程と、第２成膜工程と、酸化工程と、を持つ。第１成膜工程では、シリコンカーバイドからなる基材の表面にシリコンからなる第１被膜を形成する。第２成膜工程では、第１被膜の表面に第２被膜を形成する。酸化工程では、第１被膜を表面側から熱酸化させて第３被膜を形成する。第２成膜工程において、第１被膜の一部分の上には、第２被膜が形成されず当該一部分が露出する。又は、第２成膜工程において、第１被膜の一部分の上に形成される第２被膜の膜厚は、他の部分の上に形成される第２被膜の膜厚よりも小さい。
【図面の簡単な説明】
【０００６】
第１の実施形態の半導体装置の断面模式図。
第１の実施形態の半導体装置の製造方法のフローチャート。
第１の実施形態の基材形成工程の概略図。
第１の実施形態のイオン注入工程の概略図。
第１の実施形態のトレンチ形成工程の概略図。
第１の実施形態の第１成膜工程の概略図。
第１の実施形態の第２成膜工程におけるインヒビター吸着工程の概略図。
第１の実施形態の第２成膜工程におけるプリカーサ吸着工程の概略図。
第１の実施形態の第２成膜工程における膜形成工程の概略図。
第１の実施形態の第１酸化工程の概略図。
第１の実施形態のエッチング工程の概略図。
第１の実施形態の第２酸化工程の概略図。
第１の実施形態の電極形成工程の概略図。
第１の実施形態の層間絶縁膜形成工程の概略図。
第１の実施形態に採用可能な変形例の第１酸化工程の概略図。
第１の実施形態に採用可能な変形例の第２成膜工程の概略図である。
第２の実施形態の半導体装置の製造方法のフローチャートの一部である。
第２の実施形態の第２成膜工程におけるプリカーサ吸着工程の概略図。
第２の実施形態の第２成膜工程における膜形成工程の概略図。
第２の実施形態の第１酸化工程の概略図。
第２の実施形態の第１および第２エッチング工程の概略図。
第２の実施形態の第３エッチング工程の概略図。
第２の実施形態の第３成膜工程の概略図。
第２の実施形態の第２酸化工程の概略図。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体装置の製造方法を、図面を参照して説明する。
【０００８】
本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
以下の説明において、ｎ、ｎ
－
および、ｐ、ｐ
－
の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわち、ｎ
－
はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ
－
はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ
－
型を単にｎ型、ｐ
－
型を単にｐ型と記載する場合もある。
【０００９】
（第１の実施形態）
図１は、第１の実施形態の半導体装置１の断面模式図である。本実施形態の半導体装置１は、トレンチ型の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ: metal-oxide-semiconductor field-effect transistor、以下、ＭＯＳＦＥＴと呼ぶ）である。
【００１０】
半導体装置１は、基材１０と、絶縁膜３０（ゲート絶縁膜）と、ゲート電極２０と、層間絶縁膜４０と、ソース電極２１と、ドレイン電極２４と、ソース配線２２と、保護電極２５とを有する。
（【００１１】以降は省略されています）

関連特許