特許ウォッチ

公開番号2025012574
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023115493
出願日2023-07-13
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H10D 8/50 20250101AFI20250117BHJP()
要約【課題】熱破壊のリスクを低減することが可能な半導体装置を提供する。
【解決手段】一実施形態に係る半導体装置は、第1電極と、第1電極と第1方向で対向する第2電極と、第1電極と第2電極との間に設けられた第1導電型の半導体層と、半導体層における第1電極側に設けられ、第1方向に直交する第2方向に延びる第2導電型の複数の第1半導体領域と、複数の第1半導体領域の表面側に設けられ、第2導電型の不純物濃度が第1半導体領域よりも高い複数の第2半導体領域と、半導体層における第1電極側に設けられ、第1方向および第2方向に直交する第3方向に延び、複数の第1半導体領域のうちの少なくとも1つと複数の第2半導体領域のうちの少なくとも1つとに電気的に接続される複数のPINダイオード領域と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
第１電極と、
前記第１電極と第１方向で対向する第２電極と、
前記第１電極と前記第２電極との間に設けられた第１導電型の半導体層と、
前記半導体層における前記第１電極側に設けられ、前記第１方向に直交する第２方向に延びる第２導電型の複数の第１半導体領域と、
前記複数の第１半導体領域の表面側に設けられ、第２導電型の不純物濃度が前記第１半導体領域よりも高い複数の第２半導体領域と、
前記半導体層における前記第１電極側に設けられ、前記第１方向および前記第２方向に直交する第３方向に延び、前記複数の第１半導体領域のうちの少なくとも１つと前記複数の第２半導体領域のうちの少なくとも１つとに電気的に接続される複数のＰＩＮダイオード領域と、
を備える、半導体装置。
続きを表示（約 920 文字）【請求項２】
前記複数のＰＩＮダイオード領域の各々が、
前記複数の第１半導体領域のうちの少なくとも１つと接する第２導電型の第３半導体領域と、
前記第３半導体領域の表面側に設けられ、前記第２導電型の不純物濃度が前記第３半導体領域よりも高い第４半導体領域と、
前記第４半導体領域と前記第１電極との間に設けられる金属シリサイド層と、
を有する、請求項１に記載の半導体装置。
【請求項３】
前記複数のＰＩＮダイオード領域は、中心距離が相互に等しくなるように均等に配置される、請求項１または２に記載の半導体装置。
【請求項４】
前記複数のＰＩＮダイオード領域のうちの３つのＰＩＮダイオード領域が、正三角形状に配置される、請求項３に記載の半導体装置。
【請求項５】
前記複数のＰＩＮダイオード領域の平面図形が、前記第３方向の長さが前記第２方向の長さよりも長い矩形である、請求項１または２に記載の半導体装置。
【請求項６】
前記第４半導体領域が、
前記金属シリサイド層と前記第３半導体領域との間に設けられた第１区域と、
前記第１区域の外周部から前記第３方向に延びた第２区域と、
を有する、請求項２に記載の半導体装置。
【請求項７】
前記複数の第２半導体領域のうちの一部の領域が、前記第１区域を介して前記金属シリサイド層に電気的に接続され、
前記複数の第２半導体領域における前記一部の領域を除く残りの領域が、前記第２区域および前記第１区域を介して前記金属シリサイド層に電気的に接続される、請求項６に記載の半導体装置。
【請求項８】
前記第２区域が、前記半導体層の内部に設けられている、請求項６に記載の半導体装置。
【請求項９】
前記第３半導体領域が、前記金属シリサイド層の直下で前記第２電極側へ突出した区域を有する、請求項２に記載の半導体装置。
【請求項１０】
前記半導体装置がショットキーバリアダイオードである、請求項１または２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
ショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）の一つであるＪＢＳ（Junction Barrier Schottky Diode）には、複数のｐ型半導体領域がストライプ状に形成される。また、ＪＢＳでは、ＰＩＮダイオード領域がｎ型半導体領域内に分散して配置される。ＰＩＮダイオード領域には、コンタクト抵抗を低減するために金属シリサイド層がアノード電極とｐ型半導体領域との間に形成される。ＰＩＮダイオード領域は、伝導度変調を利用して大きな順方向サージ電流をｎ型半導体領域内に流すことができる。
【先行技術文献】
【特許文献】
【０００３】
特許第６９９５７２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ｎ型半導体領域において、ＰＩＮダイオード領域から離れた位置に存在する正孔は、電極までの距離が長いため抵抗が大きくなる。その結果、この正孔が電極まで到達する過程で発生した熱によって、素子が破壊し得る。
【０００５】
本発明が解決しようとする課題は、熱破壊のリスクを低減することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
一実施形態に係る半導体装置は、第１電極と、第１電極と第１方向で対向する第２電極と、第１電極と第２電極との間に設けられた第１導電型の半導体層と、半導体層における第１電極側に設けられ、第１方向に直交する第２方向に延びる第２導電型の複数の第１半導体領域と、複数の第１半導体領域の表面側に設けられ、第２導電型の不純物濃度が第１半導体領域よりも高い複数の第２半導体領域と、半導体層における第１電極側に設けられ、第１方向および第２方向に直交する第３方向に延び、複数の第１半導体領域のうちの少なくとも１つと複数の第２半導体領域のうちの少なくとも１つとに電気的に接続される複数のＰＩＮダイオード領域と、を備える。
【図面の簡単な説明】
【０００７】
第１実施形態に係る半導体装置の平面図である。
図２は、図１に示す切断線Ａ－Ａに沿った断面図である。
p型半導体領域の形成工程を説明するための断面図である。
p
＋
型半導体領域の形成工程を説明するための断面図である。
金属シリサイド層の形成工程を説明するための断面図である。
比較例に係る半導体装置の平面図である。
図６に示す切断線Ｂ－Ｂに沿った断面図である。
第２実施形態に係る半導体装置の平面図である。
図８に示す切断線Ｃ－Ｃに沿った断面図である。
第３実施形態に係る半導体装置の平面図である。
図１０に示す切断線Ｄ－Ｄに沿った断面図である。
第４実施形態に係る半導体装置の平面図である。
図１２に示す切断線Ｅ－Ｅに沿った断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
（第１実施形態）
図１は、第１実施形態に係る半導体装置の平面図である。図２は、図１に示す切断線Ａ－Ａに沿った断面図である。本実施形態に係る半導体装置１は、ＳＢＤ、より詳細にはＪＢＳである。この半導体装置１は、ｎ型半導体層１０と、アノード電極２０と、カソード電極３０と、を備える。ｎ型半導体層１０、アノード電極２０、およびカソード電極３０は、第１導電型の半導体層、第１電極、および第２電極にそれぞれ相当する。
【００１０】
以下の説明では、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて半導体装置の各部の配置および構成を説明する場合がある。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向（第３方向）、Ｙ方向（第２方向）、Ｚ方向（第１方向）を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。本実施形態では、Ｘ方向はおよびＹ方向は、半導体装置１に平行な面内方向を表し、Ｚ方向は、半導体装置１に直交する面外方向を表す。また、ｐ、ｐ
＋
の表記は、ｐ型不純物濃度が、この順番で高くなることを意味する。
（【００１１】以降は省略されています）

関連特許