特許ウォッチ

公開番号2025013176
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2024085289
出願日2024-05-27
発明の名称半導体パッケージ及びその製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H01L 25/07 20060101AFI20250117BHJP(基本的電気素子)
要約【課題】信頼性が向上された半導体パッケージを提供する。
【解決手段】本発明は半導体パッケージ及びその製造方法を提供し、が半導体パッケージは第1基板、前記第1基板の上の第1ボンディング膜を含む第1半導体ダイと、第2基板、前記第2基板下の第2ボンディング膜を含み、前記第1半導体ダイ上に配置される第2半導体ダイと、前記第1半導体ダイと前記第2半導体ダイとの間に介在されるシリコン酸化膜と、を含み、前記シリコン酸化膜内には少なくとも1つの空隙(pore)が配置され、前記空隙の高さは1Å～2nmである。
【選択図】図2
特許請求の範囲【請求項１】
第１基板、前記第１基板の上の第１ボンディング膜を含む第１半導体ダイと、
第２基板、前記第２基板下の第２ボンディング膜を含み、前記第１半導体ダイ上に配置される第２半導体ダイと、
前記第１半導体ダイと前記第２半導体ダイとの間に介在されるシリコン酸化膜と、を含み、
前記シリコン酸化膜内には少なくとも１つの空隙（ｐｏｒｅ）が配置され、
前記空隙の高さは、１Å～２ｎｍである、半導体パッケージ。
続きを表示（約 1,000 文字）【請求項２】
前記空隙の幅は、１ｎｍ～１００ｎｍである、請求項１に記載の半導体パッケージ。
【請求項３】
前記第１ボンディング膜及び前記第２ボンディング膜は、各々複数のＳｉＣＮグレインを含み、
前記ＳｉＣＮグレインの平均サイズは、前記空隙の高さより大きい、請求項１に記載の半導体パッケージ。
【請求項４】
前記第１ボンディング膜又は前記第２ボンディング膜は、前記ＳｉＣＮグレインの間にトラップされた水（ｗａｔｅｒ）分子をさらに含む、請求項３に記載の半導体パッケージ。
【請求項５】
前記第１半導体ダイは、前記第１基板上に位置し、前記第１ボンディング膜を貫通する第１導電パターンをさらに含み、
前記第２半導体ダイは、前記第２基板下に位置し、前記第２ボンディング膜を貫通し、前記第１導電パターンと接する第２導電パターンをさらに含み、
前記空隙は、前記第１導電パターン及び前記第２導電パターンと離隔される、請求項１に記載の半導体パッケージ。
【請求項６】
前記第１導電パターンの幅は、前記第２導電パターンの幅と異なる、請求項５に記載の半導体パッケージ。
【請求項７】
前記シリコン酸化膜は、第１厚さを有し、
前記第１ボンディング膜又は前記第２ボンディング膜は、前記第１厚さより厚い第２厚さを有する、請求項１に記載の半導体パッケージ。
【請求項８】
前記空隙は、前記第１ボンディング膜又は前記第２ボンディング膜と離隔される、請求項１に記載の半導体パッケージ。
【請求項９】
第１基板、前記第１基板の上の第１ボンディング膜を含む第１半導体ダイと、
第２基板、前記第２基板下の第２ボンディング膜を含み、前記第１半導体ダイ上に配置される第２半導体ダイと、
前記第１半導体ダイと前記第２半導体ダイとの間に介在されるシリコン酸化膜と、を含み、
前記シリコン酸化膜内には少なくとも１つの空隙が配置され、
前記第１ボンディング膜及び前記第２ボンディング膜は、複数のＳｉＣＮグレインを含み、
前記空隙の高さは、前記ＳｉＣＮグレインの平均サイズより小さい、半導体パッケージ。
【請求項１０】
前記空隙の高さは、１Å～２ｎｍである、請求項９に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は半導体パッケージ及びその製造方法に関するものである。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
半導体パッケージは集積回路チップを電子製品に使用する適合な形態で具現したものである。通常、半導体パッケージは印刷回路基板（ＰＣＢ）上に半導体ダイを実装し、ボンディングワイヤ乃至バンプを利用してこれらを電気的に連結することが一般的である。電子産業の発達につれて半導体パッケージの信頼性及び耐久性向上のための様々な研究が進行している。
【先行技術文献】
【特許文献】
【０００３】
米国特許９，５２２，３６４Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は信頼性が向上した半導体パッケージを提供することにある。
【０００５】
本発明が解決しようとする課題は収率を向上させることができる半導体パッケージの製造方法を提供することにある。
【０００６】
本発明が解決しようとする課題は以上で言及した課題に制限されなく、言及されないその他の課題は下の記載から当業者に明確に理解されるべきである。
【課題を解決するための手段】
【０００７】
前記課題を達成するための本発明の実施形態による半導体パッケージは、第１基板、前記第１基板の上の第１ボンディング膜を含む第１半導体ダイと、第２基板、前記第２基板下の第２ボンディング膜を含み、前記第１半導体ダイ上に配置される第２半導体ダイと、前記第１半導体ダイと前記第２半導体ダイとの間に介在されるシリコン酸化膜と、を含み、前記シリコン酸化膜内には少なくとも１つの空隙（ｐｏｒｅ）が配置され、前記空隙の高さは１Å～２ｎｍである。
【０００８】
本発明の一実施形態による半導体パッケージは、第１基板、前記第１基板の上の第１ボンディング膜を含む第１半導体ダイと、第２基板、前記第２基板下の第２ボンディング膜を含み、前記第１半導体ダイ上に配置される第２半導体ダイと、前記第１半導体ダイと前記第２半導体ダイとの間に介在されるシリコン酸化膜を含み、前記シリコン酸化膜内には少なくとも１つの空隙が配置され、前記第１ボンディング膜及び前記第２ボンディング膜は複数のＳｉＣＮグレインを含み、前記空隙の高さは前記ＳｉＣＮグレインの平均サイズより小さい。
【０００９】
本発明の他の実施形態による半導体パッケージは、第１基板、前記第１基板の上の第１ボンディング膜、及び前記第１ボンディング膜を貫通する第１導電パターンを含む第１半導体ダイと、前記第１半導体ダイ上に配置され、前記第１半導体ダイの上部面を一部露出させる第２半導体ダイと、前記第２半導体ダイは第２基板、前記第２基板下の第２ボンディング膜と、前記第２ボンディング膜を貫通する第２導電パターンを含み、前記第１ボンディング膜と前記第２ボンディング膜との間に介在され、前記第１導電パターン及び前記第２導電パターンの側面と接するシリコン酸化膜と、前記第２半導体ダイの側面と前記第１半導体ダイの上部面を覆うモールド膜と、前記第１半導体ダイの下面にボンディングされる外部連結端子と、を含み、前記第１ボンディング膜と前記第２ボンディング膜はＳｉＣＮで形成され、前記第１ボンディング膜又は前記第２ボンディング膜は第１厚さを有し、前記シリコン酸化膜は前記第１厚さより小さい第２厚さを有し、前記シリコン酸化膜内には少なくとも１つの空隙が配置され、前記空隙は前記第１導電パターン及び前記第２導電パターンと離隔される。
【００１０】
前記他の課題を達成するための本発明による半導体パッケージの製造方法は、最上端に配置される第１ボンディング膜を含む第１ウエハを準備する段階と、前記第１ボンディング膜はＳｉＣＮで成され、前記第１ボンディング膜をグラインディングする段階と、前記第１ボンディング膜の表面でＣＮを除去し、シリコン原子にダングリングボンドを形成する段階と、最上端に配置される第２ボンディング膜を含む第２半導体ダイを準備する段階と、前記第２ボンディング膜はＳｉＣＮで成され、前記第２ボンディング膜の表面でＣＮを除去し、シリコン原子にダングリングボンドを形成する段階と、前記第１ボンディング膜の表面で前記シリコン原子の前記ダングリングボンドにＯＨ基を結合させる段階と、前記第２ボンディング膜の表面で前記シリコン原子の前記ダングリングボンドにＯＨ基を結合させる段階と、前記第２ボンディング膜が前記第１ボンディング膜と接するように前記第２半導体ダイを覆して前記第１ウエハ上に置く段階と、第１ボンディング工程を進行して前記第２ボンディング膜と前記第１ボンディング膜間でシリコン酸化膜を形成し、前記第２ボンディング膜と前記第１ボンディング膜をボンディングさせる段階と、を含む。
【発明の効果】
（【００１１】以降は省略されています）

関連特許