特許ウォッチ

公開番号2025000404
公報種別公開特許公報(A)
公開日2025-01-07
出願番号2023100241
出願日2023-06-19
発明の名称設計実行装置、設計実行システム、および設計実行方法
出願人株式会社日立製作所
代理人藤央弁理士法人
主分類G06F 8/20 20180101AFI20241224BHJP(計算;計数)
要約【課題】複数のエッジに跨る実行順序の設計の容易化を図ること。
【解決手段】エッジ群により設計対象を実行する設計実行システムは、機能を実現する処理の実体がなく処理を特定する概要情報を各々含むノード群を用いて、第1エッジを指定する第1エッジ指定ノードと、第1エッジが担当する一連の第1処理を示す第1ノード列と、第2エッジを指定する第2エッジ指定ノードと、第2エッジが担当する一連の第2処理を示す第2ノード列と、の順に接続した実行順序データを生成する設計部と、設計部によって生成された実行順序データに従って、第1エッジが一連の第1処理を実行することにより第1ノード列の各々の概要情報を順次継承する第1概要情報群と、第2エッジが一連の第2処理を実行することにより第2ノード列の各々の概要情報を順次継承する第2概要情報群と、を含む構成情報を生成する生成部と、を有する。
【選択図】図3
特許請求の範囲【請求項１】
エッジ群により設計対象を実行する設計実行システムであって、
機能を実現する処理の実体がなく前記処理を特定する概要情報を各々含むノード群を用いて、前記エッジ群のうち第１エッジを指定する第１エッジ指定ノードと、前記ノード群のうち前記第１エッジが担当する一連の第１処理を示す第１ノード列と、前記エッジ群のうち第２エッジを指定する第２エッジ指定ノードと、前記ノード群のうち前記第２エッジが担当する一連の第２処理を示す第２ノード列と、の順に接続した実行順序データを生成する設計部と、
前記設計部によって生成された実行順序データに従って、前記第１エッジが前記一連の第１処理を実行することにより前記第１ノード列の各々の前記概要情報を順次継承する第１概要情報群と、前記第２エッジが前記一連の第２処理を実行することにより前記第２ノード列の各々の前記概要情報を順次継承する第２概要情報群と、を含む構成情報を生成する生成部と、
を有することを特徴とする設計実行システム。
続きを表示（約 2,300 文字）【請求項２】
請求項１に記載の設計実行システムであって、
前記実行順序データを変換する第１変換と、前記第１変換後の実行順序データに従って、前記構成情報を変換する第２変換と、を実行する変換部と、
前記エッジ群を管理する管理部と、を有し、
前記変換部は、
前記第１変換では、前記第１ノード列の第１末尾ノードと前記第２エッジ指定ノードとの間に、前記第１末尾ノードが示す前記処理からのデータを前記エッジ群がアクセス可能な共有部に送信する送信処理を特定する概要情報を含む送信ノードを挿入し、前記第２エッジ指定ノードと前記第２ノード列の第２先頭ノードとの間に、前記データを前記共有部から受信する受信処理を特定する概要情報を含む受信ノードを挿入することにより、前記実行順序データを変換し、
前記第２変換では、前記第１変換後の実行順序データに従って、前記第１概要情報群の末尾に前記送信処理を特定する概要情報を追加した変換後の第１概要情報群と、前記第２概要情報群の前記第２エッジ指定ノードと前記第２先頭ノードの概要情報との間に前記受信処理を特定する概要情報を追加した変換後の第２概要情報群と、を含む変換後の構成情報を生成し、
前記管理部は、
前記変換後の第１概要情報群で特定される前記一連の第１処理および前記送信処理の実行を前記第１エッジに指示し、前記変換後の第２概要情報群で特定される前記受信処理および前記一連の第２処理の実行を前記第２エッジに指示する、
ことを特徴とする設計実行システム。
【請求項３】
請求項２に記載の設計実行システムであって、
前記設計部は、
前記第１ノード列の第１先頭ノードが前記ノード群の先頭ノードである場合、前記第１エッジ指定ノードが存在しない実行順序データを生成し、
前記生成部は、
前記設計部によって、前記第１エッジ指定ノードが存在しない実行順序データが生成された場合、前記第１エッジ指定ノードが存在しない第１概要情報群を生成し、
前記変換部は、
前記第２変換では、前記第１変換後の実行順序データに従って、前記第１エッジ指定ノードが存在しない第１概要情報群の先頭に前記第１エッジ指定ノードの概要情報を追加する、
ことを特徴とする設計実行システム。
【請求項４】
請求項２に記載の設計実行システムであって、
前記エッジ群の各々のエッジは、前記処理の実体を保持可能な保持部と、
前記処理を実体化して前記処理を前記設計対象の一部として実行可能な実行部と、を有し、
前記第１エッジの前記実行部は、前記変換後の第１概要情報群に対応する前記一連の第１処理および前記送信処理を実体化して前記第１エッジの前記保持部に保持し、前記一連の第１処理および前記送信処理を実行し、
前記第２エッジの前記実行部は、前記変換後の第２概要情報群に対応する前記受信処理および前記一連の第２処理を実体化して前記第２エッジの前記保持部に保持し、前記受信処理および前記一連の第２処理を実行する、
ことを特徴とする設計実行システム。
【請求項５】
請求項４に記載の設計実行システムであって、
前記共有部は、データ種に応じて複数の領域を有し、
前記第１エッジの前記実行部は、前記送信処理により、データ種に基づいて、前記複数の領域のうち該当する領域に前記データを送信する、
ことを特徴とする設計実行システム。
【請求項６】
請求項４に記載の設計実行システムであって、
前記第１エッジは、前記設計部、前記生成部、前記変換部、前記管理部、および前記共有部を有し、
前記第１エッジの前記実行部は、機能群のうち第１機能群を前記第１エッジの前記保持部にデプロイし、デプロイされた前記第１機能群を実現する前記一連の第１処理を実体化して前記第１エッジの前記保持部に保持し、前記一連の第１処理を実行する、
ことを特徴とする設計実行システム。
【請求項７】
請求項４に記載の設計実行システムであって、
前記第２エッジの前記実行部は、機能群のうち第２機能群を前記第２エッジの前記保持部にデプロイし、デプロイされた前記第２機能群を実現する前記一連の第２処理を実体化して前記第２エッジの前記保持部に保持し、前記一連の第２処理を実行する、
ことを特徴とする設計実行システム。
【請求項８】
請求項４に記載の設計実行システムであって、
前記第１エッジは、前記設計部、前記生成部、前記変換部、前記管理部、および前記共有部を有しないエッジである、
ことを特徴とする設計実行システム。
【請求項９】
請求項８に記載の設計実行システムであって、
前記共有部は、データ種に応じて複数の領域を有し、
前記第１エッジの前記実行部は、前記送信処理により、データ種に基づいて、前記複数の領域のうち該当する領域に前記データを出力する、
ことを特徴とする設計実行システム。
【請求項１０】
請求項４に記載の設計実行システムであって、
前記共有部は、プログラム部品を用いて前記処理を実行する処理コードを記憶し、
前記実行部は、前記処理コードに基づいて前記処理の実行に必要なプログラム部品を用いて前記処理を実体化する、
ことを特徴とする設計実行システム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、対象システムを設計し、実行する設計実行装置、設計実行システム、および設計実行方法に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
本技術分野の背景技術として、特許文献１は、ソフトウェア定義型産業システムを実装するための様々なシステムおよび方法を開示する。たとえば、分散型ノードのオーケストレーションシステムは、分散型ノードに実装されたモジュールを含むアプリケーションを実行できる。ノードの故障に応答して、モジュールは交換ノードに再配置され得る。例では、自己記述的制御アプリケーションおよびソフトウェアモジュールが、オーケストレーション可能な分散型システムのコンテキストで提供される。自己記述的制御アプリケーションは、オーケストレータまたは同様の制御デバイスによって実行され、モジュールマニフェストを使用して制御システムアプリケーションを生成し得る。例えば、産業システムのエッジ制御ノードは、ＩＯデータを変換するためのマイクロコントローラ（ＭＣＵ）を含むシステムオンチップを含み得る。システムオンチップは、初期停止状態の中央処理装置（ＣＰＵ）を含み、これは、起動信号に応答して起動状態に変更され得る。
【先行技術文献】
【特許文献】
【０００３】
特表２０２１－５０３６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
分散型ノードに実装されたモジュールを含むアプリケーションを実行するために、上記特許文献１に記載された技術は、必要な機能ブロックと、それらの機能ブロックを実行するための計算点の要件を指定するオーケストレーションプランを生成する。この機能ブロックは各々が制御ループロジックおよびアプリケーションコンポーネントを表す。したがって、特許文献１の技術は、制御ループロジックおよびアプリケーションコンポーネント内の処理単位で処理を変更して、分散型ノードで実行する点については考慮されていない。
【０００５】
本発明は、複数のエッジに跨る実行順序の設計の容易化を図ることができる。
【課題を解決するための手段】
【０００６】
本願において開示される発明の一側面となる設計実行システムは、エッジ群により設計対象を実行する設計実行システムであって、機能を実現する処理の実体がなく前記処理を特定する概要情報を各々含むノード群を用いて、前記エッジ群のうち第１エッジを指定する第１エッジ指定ノードと、前記ノード群のうち前記第１エッジが担当する一連の第１処理を示す第１ノード列と、前記エッジ群のうち第２エッジを指定する第２エッジ指定ノードと、前記ノード群のうち前記第２エッジが担当する一連の第２処理を示す第２ノード列と、の順に接続した実行順序データを生成する設計部と、前記設計部によって生成された実行順序データに従って、前記第１エッジが前記一連の第１処理を実行することにより前記第１ノード列の各々の前記概要情報を順次継承する第１概要情報群と、前記第２エッジが前記一連の第２処理を実行することにより前記第２ノード列の各々の前記概要情報を順次継承する第２概要情報群と、を含む構成情報を生成する生成部と、を有することを特徴とする。
【０００７】
本願において開示される発明の一側面となる設計実行方法は、エッジ群により設計対象を実行する設計実行方法であって、前記エッジ群のうち第１エッジが、前記第１エッジが、実行順序が規定された処理群のうち一連の第１処理の実行を担当し、かつ、前記エッジ群のうち第２エッジが、前記処理群のうち前記一連の第１処理に後続する一連の第２処理の実行を担当することを規定した実行順序データに基づいて、前記一連の第１処理を実行して、前記一連の第１処理の第１処理結果群を、前記エッジ群がアクセス可能な共有部に格納し、前記第２エッジが、前記実行順序データに基づいて、前記共有部に格納された前記第１処理結果群のうち未選択の第１処理結果から順次、前記共有部から取得して、前記一連の第２処理を実行する、ことを特徴とする。
【発明の効果】
【０００８】
本発明の代表的な実施の形態によれば、複数のエッジに跨る実行順序の設計の容易化を図ることができる。前述した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。
【図面の簡単な説明】
【０００９】
図１は、実施例１にかかる設計実行システムのシステム構成例を示す説明図である。
図２は、コンピュータのハードウェア構成例を示すブロック図である。
図３は、実施例１にかかる設計実行システムの機能的構成例を示すブロック図である。
図４は、実施例１にかかる設計部による詳細なシステム設計方法を示す説明図である。
図５は、実施例１にかかる構成情報の生成例を示す説明図である。
図６は、実施例１にかかる構成情報の例を示す説明図である。
図７は、実施例１にかかる実施例１にかかる構成情報の変換例を示す説明図である。
図８は、実施例１にかかる構成情報の開始位置の変換例を示す説明図である。
図９は、実施例１にかかる構成情報の変換例を示す説明図である。
図１０は、実施例１にかかるマスターのシステム実行例を示す説明図である。
図１１は、実施例１にかかるワーカーのシステム実行例１を示す説明図である。
図１２は、実施例１にかかるワーカーのシステム実行例２を示す説明図である。
図１３は、実施例１にかかる設計実行システムの処理手順例を示すフローチャートである。
図１４は、図１３に示した構成情報変換（ステップＳ１３１２）の詳細な処理手順例を示すフローチャートである。
図１５は、実施例１にかかる実行部による処理実行の処理手順例を示すフローチャートである。
図１６は、実施例１にかかるＰｕｂ処理（ステップＳ１５０３、Ｓ１５１５）の詳細な処理手順例を示すフローチャートである。
図１７は、実施例１にかかるＳｕｂ処理（ステップＳ１５１１、Ｓ１５２１）の詳細な処理手順例を示すフローチャートである。
図１８は、実施例１にかかる共用部にある管理データベースに登録されるデータの構造例を示す説明図である。
図１９は、実施例１にかかる設計部で設計対象システムを実行した際の各エッジでの実行タイミングチャートである。
図２０は、実施例２にかかる設計実行システムの機能構成例を示すブロック図である。
図２１は、実施例３にかかる設計実行システムの機能構成例を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る実施の形態を図面に基づいて説明する。以下に示す実施例は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施することが可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
（【００１１】以降は省略されています）

関連特許