特許ウォッチ

公開番号2024179890
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2023099186
出願日2023-06-16
発明の名称半導体装置
出願人日産自動車株式会社,ルノーエス.ア.エス.,RENAULT S.A.S.
代理人個人,個人,個人
主分類H01L 21/822 20060101AFI20241219BHJP(基本的電気素子)
要約【課題】半導体チップの数が増加しても配線レイアウトが困難にならない半導体装置を提供する。
【解決手段】半導体装置100は、基体3と、基体3上に配置された第1半導体チップ1及び第2半導体チップ2と、基体3上に形成された基体配線4とを備える。第1半導体チップ1及び第2半導体チップ2にはスイッチング素子がそれぞれ形成されている。第1半導体チップ1は、少なくとも一方がスイッチング素子の制御電極に接続された第1制御パッド11及び第2制御パッド12と、第1制御パッド11と第2制御パッド12とを接続する接続部とを有している。第2半導体チップ2は、スイッチング素子の制御電極に接続された第3制御パッド21を有する。基体配線4は、第1半導体チップ1の第1制御パッド11に接続されている。第1半導体チップ1の第2制御パッド12は、第2半導体チップ2の第3制御パッド21に接続されている。
【選択図】図1
特許請求の範囲【請求項１】
基体と、
前記基体上に配置された第１半導体チップ及び第２半導体チップと、
前記基体上に形成された基体配線と、
を備える半導体装置であって、
第１半導体チップ及び第２半導体チップにはスイッチング素子がそれぞれ形成され、
前記第１半導体チップは、
その表面に配置され、少なくとも一方が前記スイッチング素子の制御電極に接続された第１制御パッド及び第２制御パッドと、
前記第１制御パッドと前記第２制御パッドとを接続する接続部と、
を有し、
前記第２半導体チップは、その表面に形成され、スイッチング素子の制御電極に接続された第３制御パッドを有し、
前記基体配線は、前記第１半導体チップの前記第１制御パッドに接続され、
前記第１半導体チップの前記第２制御パッドは、前記第２半導体チップの前記第３制御パッドに接続されている、
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第１半導体チップは、
その内部に配置され、スイッチング素子の制御電極に接続された制御配線と、
前記制御配線と前記第１制御パッド及び前記第２制御パッドの少なくとも一方とを接続するインピーダンス調整部と、
を有する請求項１記載の半導体装置。
【請求項３】
前記第１半導体チップは、前記表面に形成され、スイッチング素子の一の主電極に接続された第１通電パッドを有し、
前記第１制御パッド及び前記第２制御パッドは、前記表面の法線方向から見て前記第１通電パッドを挟み、且つ前記表面の外周部分に配置されている
請求項１に記載の半導体装置。
【請求項４】
前記半導体装置は、前記第１通電パッドに接続された第１リードフレームを備え、
前記第１半導体チップの表面は方形状を成し、
前記第１制御パッド及び前記第２制御パッドは、前記表面の対向する２辺に隣接してそれぞれ配置され、
前記第１リードフレームは、前記２辺とは異なる２辺であって、互いに対向する前記２辺の一方から前記表面の外へ延長されている
請求項３に記載の半導体装置。
【請求項５】
前記第１半導体チップは、前記表面に形成され、スイッチング素子の他の主電極に接続された第２通電パッドを有し、
前記半導体装置は、前記第２通電パッドに接続された第２リードフレームを備え、
前記第２リードフレームは、前記２辺とは異なる前記表面の対向する２辺の他方から前記表面の外へ延長されている
請求項４に記載の半導体装置。
【請求項６】
前記第２半導体チップは、その表面に形成され、スイッチング素子の一の主電極に接続された第３通電パッドを有し、
前記第１リードフレームは、前記第１通電パッド及び前記第３通電パッドに接続され、
前記表面の法線方向から見て、前記基体の外縁と前記第１リードフレームが交差する位置から前記第１通電パッドまでの前記第１リードフレームの長さと前記位置から前記第３通電パッドまでの前記第１リードフレームの長さとが同じである
請求項４又は５に記載の半導体装置。
【請求項７】
前記第１制御パッド及び前記第２制御パッドは、前記第１半導体チップの表面の中心に対して対称な位置に配置されている請求項４に記載の半導体装置。
【請求項８】
前記第１制御パッド及び前記第２制御パッドは、前記第１半導体チップの表面の角部に配置されている請求項７に記載の半導体装置。
【請求項９】
前記第１制御パッド及び前記第２制御パッドは、長方形状を有する前記第１半導体チップの表面の２短辺の中央を結ぶ線上にそれぞれ配置されている請求項７に記載の半導体装置。
【請求項１０】
前記接続部は、前記第１半導体チップの内部において前記第１制御パッドと前記第２制御パッドを接続している請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１は、並列に接続された第１パワー半導体素子及び第２パワー半導体素子が有する複数のゲートパッドが、複数のゲート配線部にそれぞれワイヤーボンディングされているパワー半導体モジュールを開示している。
【先行技術文献】
【特許文献】
【０００３】
特開2016-46279号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
各チップのゲートパッドの各々がゲート配線部にワイヤーボンディングされている。このため、チップ数の増加に応じてワイヤーボンディングの数が増え、配線レイアウトが困難になる。
【０００５】
本発明は、上記課題に鑑みて成されたものであり、その目的は、半導体チップの数が増加しても配線レイアウトが困難にならない半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様は、基体と、基体上に配置された第１半導体チップ及び第２半導体チップと、基体上に形成された基体配線とを備える半導体装置である。第１半導体チップ及び第２半導体チップにはスイッチング素子がそれぞれ形成されている。第１半導体チップは、少なくとも一方がスイッチング素子の制御電極に接続された第１制御パッド及び第２制御パッドと、第１制御パッドと第２制御パッドとを接続する接続部とを有している。第２半導体チップは、スイッチング素子の制御電極に接続された第３制御パッドを有する。基体配線は、第１半導体チップの第１制御パッドに接続されている。第１半導体チップの第２制御パッドは、第２半導体チップの第３制御パッドに接続されている。
【発明の効果】
【０００７】
本発明の一態様によれば、半導体チップの数が増加しても配線レイアウトが困難にならない半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係る半導体装置１００の構成を示す平面図である。
図２Ａは、第１半導体チップ１の内部に配置された接続部１４Ａを示す平面図である。
図２Ｂは、図２ＡのＢ－Ｂ切断線に沿って切断した断面図である。
図３は、図１の半導体装置１００が備える各半導体チップの内部に形成されたスイッチング素子の制御電極に接続される配線のレイアウトを示す平面図である。
図４は、第３実施形態に係る半導体装置１０１の構成を示す平面図である。
図５は、第１半導体チップ１の第１通電パッド１３に接続された第１リードフレーム３３を説明するための平面図である。
図６は、変形例に係る第１半導体チップ１Ａ及び第１半導体チップ１Ａに接続されるリードフレーム３３、３４の具体的な構成を示す平面図である。
図７は、第１半導体チップ１Ａ及び第２半導体チップ２Ａに接続されるリードフレーム３３、３４の具体的な構成を示す平面図である。
図８は、第１半導体チップ１Ｂの表面に形成されたパッド５１～５４のレイアウトを示す平面図である。
図９は、第１半導体チップ１Ｃの表面に形成されたパッド６１～６４のレイアウトを示す平面図である。
【発明を実施するための形態】
【０００９】
図面を参照して、実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれていることは勿論である。
【００１０】
また、以下に示す実施形態は、技術的思想を具体化するための装置又は方法を例示するものであって、構成部品の形状、構造、配置などを下記のものに特定するものでない。この実施形態は、特許請求の範囲において種々の変更を加えることができる。
（【００１１】以降は省略されています）

関連特許