TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024177463
公報種別
公開特許公報(A)
公開日
2024-12-19
出願番号
2024174945,2021156685
出願日
2024-10-04,2021-09-27
発明の名称
積層セラミックコンデンサ
出願人
株式会社村田製作所
代理人
個人
,
個人
主分類
H01G
4/30 20060101AFI20241212BHJP(基本的電気素子)
要約
【課題】高周波数領域においてもESLが高くなることが抑えられて高周波数化に対応可能な積層セラミックコンデンサを提供する。
【解決手段】積層方向Tに積層される複数の誘電体セラミック層15を含むとともに、積層方向Tにおいて相対する一対の主面12としての第1の主面12a及び第2の主面12bと、幅方向Wにおいて相対する一対の側面13としての第1の側面13a及び第2の側面13bと、長さ方向Lにおいて相対する一対の端面14としての第1の端面14a及び第2の端面14bと、を有する積層体11と、一対の外部電極20と、を備え、誘電体セラミック層15は、Ca、Zr、Tiのうちの少なくともいずれか1つを含み、一対の外部電極20は、第1の側面13aに配置される第1の外部電極20aと、第2の側面13bに配置される第2の外部電極20bと、を含み、長さ方向Lは、積層方向T及び幅方向Wよりも長い寸法を有する。
【選択図】図3
特許請求の範囲
【請求項1】
積層方向に交互に積層される誘電体セラミック層と内部電極とを含むとともに、前記積層方向Tにおいて相対する一対の主面としての第1の主面及び第2の主面と、前記積層方向Tに直交する幅方向Wにおいて相対する一対の側面としての第1の側面及び第2の側面と、前記積層方向T及び前記幅方向Wに直交する長さ方向Lにおいて相対する一対の端面としての第1の端面及び第2の端面と、を有する積層体と、
一対の外部電極と、を備え、
前記積層体は、複数の内部電極層を有し、
前記誘電体セラミック層は、Ca、Zrのうちの少なくともいずれか1つを含み、
前記誘電体セラミック層は、
(Ca
1-x-y
、Sr
x
、Ba
y
)
m
(Zr
1-z-α
、Ti
z
、Hf
α
)O
3
(但し、xは0以上1以下、yは0以上0.4以下、mは1.0以上1.1以下、zは0以上0.2以下、及びαは0以上0.3以下)であり、かつ、前記積層方向Tの厚みが2.0μm以上40μm以下であり、
前記一対の外部電極は、前記第1の側面に配置される第1の外部電極と、前記第2の側面に配置される第2の外部電極と、を含み、
前記第1の外部電極は、
前記第1の側面から前記第1の主面、前記第2の主面、前記第1の端面及び前記第2の端面に回り込むように配置され、
前記第2の外部電極は、
前記第2の側面から前記第1の主面、前記第2の主面、前記第1の端面及び前記第2の端面に回り込むように配置され、
前記複数の内部電極層は、
前記第1の側面に引き出されて前記第1の外部電極に接続される第1の内部電極層と、
前記第2の側面に引き出されて前記第2の外部電極に接続される第2の内部電極層と、
のみを含み、
前記第1の内部電極層及び前記第2の内部電極層は、Cuであり、
前記第1の内部電極層は、前記第1の内部電極層のみと前記積層方向Tに重畳し、
前記第2の内部電極層は、前記第2の内部電極層のみと前記積層方向Tに重畳し、
前記長さ方向Lは、前記積層方向T及び前記幅方向Wよりも長い寸法を有し、
前記積層体の前記長さ方向Lの寸法が、360μm以上1078μm以下であり、
前記積層体の前記幅方向Wの寸法が、162μm以上528μm以下である、積層セラミックコンデンサ。
続きを表示(約 2,100 文字)
【請求項2】
前記第1の内部電極層と、前記第2の内部電極層とは、前記長さ方向L及び前記幅方向Wに沿った略同一の面内に並列して配置されている、請求項1に記載の積層セラミックコンデンサ。
【請求項3】
前記複数の内部電極層は、複数の前記第1の内部電極層が前記積層方向Tに積層された第1の内部電極層群と、複数の前記第2の内部電極層が前記積層方向Tに積層された第2の内部電極層群と、含む、請求項1または2に記載の積層セラミックコンデンサ。
【請求項4】
積層方向に交互に積層される誘電体セラミック層と内部電極とを含むとともに、前記積層方向Tにおいて相対する一対の主面としての第1の主面及び第2の主面と、前記積層方向Tに直交する幅方向Wにおいて相対する一対の側面としての第1の側面及び第2の側面と、前記積層方向T及び前記幅方向Wに直交する長さ方向Lにおいて相対する一対の端面としての第1の端面及び第2の端面と、を有する積層体と、
一対の外部電極と、を備え、
前記積層体は、複数の内部電極層を有し、
前記誘電体セラミック層は、Ca、Zrのうちの少なくともいずれか1つを含み、
前記誘電体セラミック層は、
(Ca
1-x-y
、Sr
x
、Ba
y
)
m
(Zr
1-z-α
、Ti
z
、Hf
α
)O
3
(但し、xは0以上1以下、yは0以上0.4以下、mは1.0以上1.1以下、zは0以上0.2以下、及びαは0以上0.3以下)であり、かつ、前記積層方向Tの厚みが2.0μm以上40μm以下であり、
前記一対の外部電極は、前記第1の側面に配置される第1の外部電極と、前記第2の側面に配置される第2の外部電極と、を含み、
前記第1の外部電極は、
前記第1の側面から前記第1の主面、前記第2の主面、前記第1の端面及び前記第2の端面に回り込むように配置され、
前記第2の外部電極は、
前記第2の側面から前記第1の主面、前記第2の主面、前記第1の端面及び前記第2の端面に回り込むように配置され、
前記複数の内部電極層は、
前記第1の側面に引き出されて前記第1の外部電極に接続される第1の内部電極層と、
前記第2の側面に引き出されて前記第2の外部電極に接続される第2の内部電極層と、
前記積層方向において、前記積層方向に隣り合う前記第1の内部電極層と前記第1の内部電極層との間、及び前記積層方向に隣り合う前記第2の内部電極層と前記第2の内部電極層との間、に配置される第3の内部電極層と、を有し、
前記第1の内部電極層及び前記第2の内部電極層は、Cuであり、
前記長さ方向Lは、前記積層方向T及び前記幅方向Wよりも長い寸法を有し、
前記積層体の前記長さ方向Lの寸法が、360μm以上1078μm以下であり、
前記積層体の前記幅方向Wの寸法が、162μm以上528μm以下である、積層セラミックコンデンサ。
【請求項5】
前記複数の内部電極層は、前記幅方向における前記第1の内部電極層と前記第2の内部電極層との間において、当該第1の内部電極層及び第2の内部電極層と略同一の面内に並列して配置され、前記第1の外部電極及び前記第2の外部電極のいずれにも接続されない少なくとも1つの第3の内部電極層を有する、請求項4に記載の積層セラミックコンデンサ。
【請求項6】
前記誘電体セラミック層の厚みは、2μm以上40μm以下である、請求項1または4に記載の積層セラミックコンデンサ。
【請求項7】
前記内部電極層の厚みは、0.5μm以上2.5μm以下である、請求項1または4に記載の積層セラミックコンデンサ。
【請求項8】
前記主面と、当該主面に前記積層方向Tで最も近い前記内部電極層との間の前記積層方向Tの距離DTは、10μm以上300μm以下である、請求項1または4に記載の積層セラミックコンデンサ。
【請求項9】
前記端面と、前記内部電極層との間の前記長さ方向Lの距離DLは、5μm以上100μm以下である、請求項1または4に記載の積層セラミックコンデンサ。
【請求項10】
前記積層体は、
前記端面と前記側面との間において前記積層方向Tに延在する4つの第1の稜線部と、
前記主面と前記側面との間において前記長さ方向Lに延在する4つの第2の稜線部と、
前記主面と前記端面との間において前記幅方向Wに延在する4つの第3の稜線部と、を有し、
前記第1の稜線部の曲率半径は10~25μmであり、
前記第2の稜線部の曲率半径は10~25μmであり、
前記第3の稜線部の曲率半径は10~25μmである、請求項1または4に記載の積層セラミックコンデンサ。
発明の詳細な説明
【技術分野】
【0001】
本発明は、積層セラミックコンデンサに関する。
続きを表示(約 1,600 文字)
【背景技術】
【0002】
従来、CaZrO
3
(ジルコン酸カルシウム)を主成分とする誘電体セラミック層と、Cu等の卑金属を含む内部電極とを備えた積層セラミックコンデンサが知られている(例えば特許文献1等)。
【先行技術文献】
【特許文献】
【0003】
特開2019-153778号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
近年、信号の伝送速度が上昇するにともなって、交流回路に実装される積層セラミックコンデンサにも例えば数百MHz~数GHz程度といった高周波対応が求められてきている。しかしながら従来の積層セラミックコンデンサでは、高周波数領域における信号伝送を行うとESL(等価直列インダクタンス)が高くなるという特性があった。
【0005】
そこで本発明は、高周波数領域においてもESLが高くなることが抑えられて高周波数化に対応可能な積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明に係る積層セラミックコンデンサは、積層方向Tに積層される複数の誘電体セラミック層を含むとともに、前記積層方向Tにおいて相対する一対の主面としての第1の主面及び第2の主面と、前記積層方向Tに直交する幅方向Wにおいて相対する一対の側面としての第1の側面及び第2の側面と、前記積層方向T及び前記幅方向Wに直交する長さ方向Lにおいて相対する一対の端面としての第1の端面及び第2の端面と、を有する略直方体形状の積層体と、一対の外部電極と、を備え、前記誘電体セラミック層は、Ca、Zr、Tiのうちの少なくともいずれか1つを含み、前記一対の外部電極は、前記第1の側面に配置される第1の外部電極と、前記第2の側面に配置される第2の外部電極と、を含み、前記長さ方向Lは、前記積層方向T及び前記幅方向Wよりも長い寸法を有する。
【発明の効果】
【0007】
本発明によれば、高周波数領域においてもESLが高くなることが抑えられて高周波数化に対応可能な積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【0008】
第1実施形態に係る積層セラミックコンデンサの外観斜視図である。
図1のII-II線に沿った断面(LT断面)図である。
図1のIII-III線に沿った断面(WT断面)図である。
図2のIV-IV線に沿った断面(LW断面)図である。
第1実施形態の積層セラミックコンデンサを基板に実装する構造の一例を示す一部断面図である。
第2実施形態に係る積層セラミックコンデンサのWT断面図である。
第3実施形態に係る積層セラミックコンデンサのWT断面図である。
第4実施形態に係る積層セラミックコンデンサのWT断面図である。
【発明を実施するための形態】
【0009】
以下、図面を参照しながら実施形態について説明する。
(第1実施形態)
図1は、第1実施形態に係る積層セラミックコンデンサ10の概略斜視図である。図2は、図1に示すII-II線に沿った断面図である。図3は、図1に示すIII-III線に沿った断面図である。図4は、図2に示すIV-IV線に沿った断面図である。
【0010】
図1に示すように、第1実施形態の積層セラミックコンデンサ10は、全体として略直方体形状を有している。この積層セラミックコンデンサ10は、略直方体形状を有する積層体11と、一対の外部電極20と、を備えている。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る