特許ウォッチ

公開番号2024171972
公報種別公開特許公報(A)
公開日2024-12-12
出願番号2023089358
出願日2023-05-31
発明の名称半導体装置および半導体装置の製造方法
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20241205BHJP(基本的電気素子)
要約【課題】組立性を維持しかつ応力耐量が向上する半導体装置の提供を目的とする。
【解決手段】半導体装置は、複数のトレンチ、複数のトレンチ電極、絶縁膜および第1電極を含む。複数のトレンチ電極は、複数のトレンチの内部にそれぞれ設けられている。絶縁膜は、複数のトレンチ電極のうち2以上のトレンチ電極を覆っている。第1電極は、絶縁膜上に設けられている。絶縁膜は、その絶縁膜に覆われた2以上のトレンチ電極の間に設けられた開口を含む。第1電極は、開口を塞ぐように半導体基板上に設けられている。複数のトレンチ電極の各々の上面は、第1凹部を含む。絶縁膜の上面は、第1凹部の直上に第2凹部を含む。第1電極の上面は、開口の直上に第3凹部を含む。
【選択図】図5
特許請求の範囲【請求項１】
半導体基板の上面に設けられた複数のトレンチと、
前記複数のトレンチの内部にそれぞれ設けられた複数のトレンチ電極と、
前記複数のトレンチ電極のうち２以上のトレンチ電極を覆う絶縁膜と、
前記絶縁膜上に設けられた第１電極と、を備え、
前記絶縁膜は、前記絶縁膜に覆われた前記２以上のトレンチ電極の間に設けられた開口を含み、
前記第１電極は、前記開口を塞ぐように前記半導体基板上に設けられ、
前記複数のトレンチ電極の各々の上面は、第１凹部を含み、
前記絶縁膜の上面は、前記第１凹部の直上に第２凹部を含み、
前記第１電極の上面は、前記開口の直上に第３凹部を含む、半導体装置。
続きを表示（約 630 文字）【請求項２】
前記第３凹部は、前記第１電極の前記上面における前記第２凹部の直上にさらに設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第１電極上に設けられた第２電極を、さらに備え、
前記第２電極の上面は、前記第３凹部の直上に第４凹部を含む、請求項１に記載の半導体装置。
【請求項４】
前記第４凹部の深さは、前記第３凹部の深さよりも浅い、請求項３に記載の半導体装置。
【請求項５】
前記第４凹部の前記深さは、前記第２凹部の深さおよび前記開口の深さよりも浅い、請求項４に記載の半導体装置。
【請求項６】
前記第４凹部の前記深さは、前記第１凹部の深さよりも浅い、請求項５に記載の半導体装置。
【請求項７】
前記第１凹部の底部は、前記半導体基板の前記上面よりも低い位置に設けられている、請求項１に記載の半導体装置。
【請求項８】
前記複数のトレンチ電極の各々の上端は、前記半導体基板の前記上面よりも低い位置に設けられている、請求項１に記載の半導体装置。
【請求項９】
前記絶縁膜は、酸化膜を含む単層構造を有する、請求項１に記載の半導体装置。
【請求項１０】
前記絶縁膜は、互いにドーパント濃度の異なる２種類以上の酸化膜を含む積層構造を有する、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオード等の半導体素子が半導体基板に設けられた構造を有する。特許文献１に記載された半導体装置は、半導体基板と配線層とを接続するコンタクトプラグを有する。コンタクトプラグは、その上部に形成される電極を平坦化するため、その後の半導体装置の製造工程における組立性が向上する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－２９５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体基板上に設けられる配線または電極が平坦化される場合、その半導体基板の上面に形成される各層の界面も平坦化されるため、それらの層構造は横方向の応力に対して弱い。
【０００５】
本開示は、上記の課題を解決するため、組立性を維持しかつ応力耐量が向上する半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、複数のトレンチ、複数のトレンチ電極、絶縁膜および第１電極を含む。複数のトレンチは、半導体基板の上面に設けられている。複数のトレンチ電極は、複数のトレンチの内部にそれぞれ設けられている。絶縁膜は、複数のトレンチ電極のうち２以上のトレンチ電極を覆っている。第１電極は、絶縁膜上に設けられている。絶縁膜は、その絶縁膜に覆われた２以上のトレンチ電極の間に設けられた開口を含む。第１電極は、開口を塞ぐように半導体基板上に設けられている。複数のトレンチ電極の各々の上面は、第１凹部を含む。絶縁膜の上面は、第１凹部の直上に第２凹部を含む。第１電極の上面は、開口の直上に第３凹部を含む。
【発明の効果】
【０００７】
本開示によれば、組立性を維持しかつ応力耐量が向上する半導体装置が提供される。
【０００８】
本開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
【図面の簡単な説明】
【０００９】
実施の形態における半導体装置の構成を示す平面図である。
実施の形態における半導体装置の構成を示す平面図である。
半導体装置のＩＧＢＴ領域の構成を示す部分拡大平面図である。
半導体装置のＩＧＢＴ領域の構成を示す断面図である。
ＩＧＢＴ領域の構成を示す部分拡大断面図である。
ＩＧＢＴ領域の構成を示す部分拡大断面図である。
ＩＧＢＴ領域の構成を示す部分拡大断面図である。
半導体装置のＩＧＢＴ領域の構成を示す断面図である。
半導体装置のダイオード領域の構成を示す部分拡大平面図である。
半導体装置のダイオード領域の構成を示す断面図である。
半導体装置のダイオード領域の構成を示す断面図である。
ＩＧＢＴ領域とダイオード領域との境界部分の構成を示す断面図である。
ＩＧＢＴ領域と終端領域との境界部分の構成を示す断面図である。
ダイオード領域と終端領域との境界部分の構成を示す断面図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
【発明を実施するための形態】
【００１０】
以下の説明において、ｎおよびｐは半導体の導電型を示す。ｎ
－
は不純物濃度がｎよりも低濃度であることを示す。ｎ
＋
は不純物濃度がｎよりも高濃度であることを示す。同様に、ｐ
－
は不純物濃度がｐよりも低濃度であることを示す。ｐ
＋
は不純物濃度がｐよりも高濃度であることを示す。以下に示される各層のｐ型およびｎ型は、互いに入れ替わってもよい。
（【００１１】以降は省略されています）

関連特許