特許ウォッチ

公開番号2024160577
公報種別公開特許公報(A)
公開日2024-11-14
出願番号2023075728
出願日2023-05-01
発明の名称レジスタ誤書き込み防止回路、マイクロコントローラ、および、レジスタ誤書き込み防止方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 12/14 20060101AFI20241107BHJP(計算;計数)
要約【課題】ユーザーの設定に応じて選択された、誤書き込みを防止する任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止回路2を提供する。
【解決手段】レジスタ誤書き込み防止回路2は、複数のレジスタ40のうちの誤書き込みを防止する任意の第1のレジスタ40Xを選択する選択部22と、前記第1のレジスタ40Xの第1のアドレスを記憶するメモリ26と、前記複数のレジスタ40のうちの第2のアドレスのレジスタへの書き込み信号が入力されると、前記第1のアドレスと前記第2のアドレスとを比較し、前記第1のアドレスと前記第2のアドレスとが一致すると一致信号を出力するアドレス比較部25と、前記アドレス比較部25から前記一致信号が1回入力された場合には、前記書き込み信号を前記第1のレジスタに出力しない書き込み制御部30と、を具備する。
【選択図】図2
特許請求の範囲【請求項１】
複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、
前記第１のレジスタの第１のアドレスを記憶するメモリと、
前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、
前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備することを特徴とするレジスタ誤書き込み防止回路。
続きを表示（約 1,300 文字）【請求項２】
前記第１のレジスタは、ユーザーの設定に応じて選択されることを特徴とする請求項１に記載のレジスタ誤書き込み防止回路。
【請求項３】
前記書き込み制御部に前記書き込み信号が連続して入力される、複数の所定回数を設定する設定部をさらに具備し、
前記書き込み制御部は、前記書き込み信号および前記一致信号が、前記複数の所定回数、連続して入力されると、前記書き込み信号を出力することを特徴とする請求項２に記載のレジスタ誤書き込み防止回路。
【請求項４】
前記所定回数は、ユーザーの設定に応じて設定されることを特徴とする請求項３に記載のレジスタ誤書き込み防止回路。
【請求項５】
前記所定回数は、予め設定されている信頼性レベルに応じて、自動的に設定されることを特徴とする請求項３に記載のレジスタ誤書き込み防止回路。
【請求項６】
前記複数の所定回数の前記書き込み信号が、第１の時間の間隔で連続して入力され、
前記書き込み制御部は、所定の第２の時間内に、前記複数の所定回数の、前記書き込み信号および前記一致信号、が連続して入力されると、前記書き込み信号を出力することを特徴とする請求項３から請求項５のいずれか１項に記載のレジスタ誤書き込み防止回路。
【請求項７】
前記第２の時間は、ユーザーの設定に応じて設定されることを特徴とする請求項６に記載のレジスタ誤書き込み防止回路。
【請求項８】
前記第２の時間は、予め設定されている信頼性レベルに応じて、自動的に設定されることを特徴とする請求項７に記載のレジスタ誤書き込み防止回路。
【請求項９】
複数のレジスタと、レジスタ誤書き込み防止回路と、を有し、
前記レジスタ誤書き込み防止回路が、
前記複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、
前記第１のレジスタの第１のアドレスを記憶するメモリと、
前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、
前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備することを特徴とするマイクロコントローラ。
【請求項１０】
複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタがユーザーの設定に応じて選択され、
前記第１のレジスタの第１のアドレスがメモリに記憶され、
前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力し、
前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しないことを特徴とするレジスタ誤書き込み防止方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、レジスタ誤書き込み防止回路、レジスタ誤書き込み防止回路を有するマイクロコントローラ、および、レジスタ誤書き込み防止方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
モーター等の被制御部をリアルタイムで制御するマイクロコントローラは、外乱ノイズ等によってＣＰＵが誤作動して、レジスタに、誤ったデータを書き込んでしまうおそれがある。
【０００３】
それぞれのレジスタに、ライトプロテクト用レジスタを配設すると、レジスタへの誤書き込み防止をはかることができるが、回路規模が大きくなってしまう。
【０００４】
メーカーが、設計時に、特定のレジスタだけに、ライトプロテクト用レジスタを配設することによって、回路規模の増大を防止できる。また、例えば、クロック発生回路に１つのライトプロテクト用レジスタが配設されたマイクロコントローラでは、アドレスを指定することによって、クロック発生回路の全てのレジスタ（レジスタ群）に対して、書き込みを許可したり、禁止したりできる。
【０００５】
しかし、メーカーが想定した誤書き込みから保護すべきレジスタと、ユーザーが保護したいレジスタとが一致しないことがある。すなわち、ユーザーの使用形態によっては、ライトプロテクト用レジスタが配設されていないレジスタであっても、誤った信号が書き込まれると、重大な問題が発生するおそれがある。
【先行技術文献】
【特許文献】
【０００６】
特開平８－２３５０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、ユーザーの設定に応じて選択された任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止回路、ユーザーの設定に応じて選択された任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止回路を有するマイクロコントローラ、および、ユーザーの設定に応じて選択された任意のレジスタへの誤書き込みを防止できるレジスタ誤書き込み防止方法を提供することである。
【図面の簡単な説明】
【０００８】
実施形態のマイクロコントローラの構成図である。
実施形態のレジスタ誤書き込み防止回路の構成図である。
実施形態の書き込み制御部の構成図である。
変形例１の書き込み制御部の構成図である。
変形例２の書き込み制御部の構成図である。
変形例２のマイクロコントローラのレジスタ誤書き込み防止方法のフローチャートである。
【発明を実施するための形態】
【０００９】
実施形態のレジスタ誤書き込み防止回路は、複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、前複第１のレジスタの第１のアドレスを記憶するメモリと、前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備する。
【００１０】
実施形態のマイクロコントローラは、複数のレジスタと、レジスタ誤書き込み防止回路と、を有し、前記レジスタ誤書き込み防止回路が、前記複数のレジスタのうちの、誤書き込みを防止する任意の第１のレジスタを選択する選択部と、前記第１のレジスタの第１のアドレスを記憶するメモリと、前記複数のレジスタのうちの第２のアドレスのレジスタへの書き込み信号が入力されると、前記第１のアドレスと前記第２のアドレスとを比較し、前記第１のアドレスと前記第２のアドレスとが一致すると一致信号を出力するアドレス比較部と、前記アドレス比較部から前記一致信号が１回入力された場合には、前記書き込み信号を前記第１のレジスタに出力しない書き込み制御部と、を具備する。
（【００１１】以降は省略されています）

関連特許