特許ウォッチ

公開番号2024155277
公報種別公開特許公報(A)
公開日2024-10-31
出願番号2023069881
出願日2023-04-21
発明の名称試験制御プログラム,試験システムおよび試験方法
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G01R 31/28 20060101AFI20241024BHJP(測定;試験)
要約【課題】試験対象に対して効率的に試験を行なう。
【解決手段】試験対象に対して第1の試験を行なうことで得た第1の試験結果に基づき、前記試験対象に対する第1評価値を設定し、前記第1評価値に基づいて設定した初回試験条件下において、前記試験対象に対する第2の試験を行ない、前記第2の試験を行なうことで得た第2の試験結果に応じて補正した試験条件下において、前記試験対象に対する第3の試験を行なう処理をプロセッサに実行させる。
【選択図】図6
特許請求の範囲【請求項１】
試験対象に対して第１の試験を行なうことで得た第１の試験結果に基づき、前記試験対象に対する第１評価値を設定し、
前記第１評価値に基づいて設定した初回試験条件下において、前記試験対象に対する第２の試験を行ない、
前記第２の試験を行なうことで得た第２の試験結果に応じて補正した試験条件下において、前記試験対象に対する第３の試験を行なう
処理をプロセッサに実行させることを特徴とする試験制御プログラム。
続きを表示（約 810 文字）【請求項２】
前記第３の試験の後に、
先に行なった試験の結果に応じた試験条件の補正と、
補正された前記試験条件下での前記試験対象に対する試験とを終了条件が満たされるまで繰り返し実行する
処理を前記プロセッサに実行させることを特徴とする請求項１に記載の試験制御プログラム。
【請求項３】
複数の試験対象に対する前記第１評価値と前記第３の試験の結果とに基づき、前記第１評価値を生成する第１評価生成手法の更新を行なう
処理を前記プロセッサに実行させることを特徴とする請求項１または２に記載の試験制御プログラム。
【請求項４】
試験対象に対して第１の試験を行なう第１試験部と、
前記試験対象に対する第２の試験を行なう第２試験部と、
前記第１試験部が前記第１の試験により得た第１の試験結果に基づき、前記試験対象に対する第１評価値を設定する第１評価値設定部と、
前記第１評価値に基づいて設定した初回試験条件下において、前記第２試験部に、前記試験対象に対する第２の試験を行なわせる第１制御部と、
前記第２の試験を行なうことで得た第２の試験結果に応じて補正した試験条件下において、前記第２試験部に、前記試験対象に対する第３の試験を行なわせる第２制御部と、
を有することを特徴とする試験システム。
【請求項５】
試験対象に対して第１の試験を行なうことで得た第１の試験結果に基づき、前記試験対象に対する第１評価値を設定し、
前記第１評価値に基づいて設定した初回試験条件下において、前記試験対象に対する第２の試験を行ない、
前記第２の試験を行なうことで得た第２の試験結果に応じて補正した試験条件下において、前記試験対象に対する第３の試験を行なう
処理をプロセッサが実行することを特徴とする試験方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、試験制御プログラム，試験システムおよび試験方法に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
プロセッサなどの複雑な機能を有するＬＳＩ（Large Scale Integration）に対して、ＳＬＴ（System Lebel Test）と呼ばれる試験を行なうことが知られている。
【０００３】
ＳＬＴにおいては、ＬＳＩが搭載される装置相当の試験機を用いて実動作に近い試験環境を立ち上げて試験プログラムを実行することで、ＬＳＩが、搭載されるシステム上で正しく動作するかを検証する。
【０００４】
また、ＳＬＴでは、例えば、動作上限周波数による性能ランク分けや動作下限電圧による消費電力ランク分け等、ＬＳＩのランク分けを行なう場合がある。
【０００５】
半導体装置の試験方法として、例えば、前工程においてウェハ状態でのランク分け試験を行ない、後工程において、前工程でのランク分け試験の結果を参照し、パッケージングされた状態で行なうランク分け試験の条件を選択する手法が知られている（引用文献１等参照）。
【０００６】
以下、前工程における試験を予測試験という場合があり、予測試験によってランク分けされたランクを予測ランクという場合がある。また、後工程における試験を実試験という場合があり、実試験によってランク分けされたランクを実ランクという場合がある。
【先行技術文献】
【特許文献】
【０００７】
特開２００６－２６７０５６号公報
特開２０１３－００２８９２号公報
特開２００２－２３７５０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＤＲＡＭ（Dynamic Random Access Memory）などの、比較的、簡単な機能を有するＬＳＩでは、予測ランクと実ランクとの差が小さい。これに対して、プロセッサなどの比較的、複雑な機能を有するＬＳＩでは、予測ランクと実ランクとに差が多く生じる場合がある。
【０００９】
これは、予測試験に主に用いられるＬＳＩテスタが汎用試験機であるのに対して、実試験で用いられるＳＬＴにおいては専用試験機が用いられることで、例えば、消費電力の大小や、クロックの連続動作の可／不可、回路の動作効率等、種々の点で相違することに起因する。
【００１０】
そして、予測ランクと実ランクとに差異が生じた場合には、以下の問題が生じる。
（【００１１】以降は省略されています）

関連特許