特許ウォッチ

公開番号2024135820
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023046699
出願日2023-03-23
発明の名称送信装置、受信装置、および送受信システム
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類H04L 69/324 20220101AFI20240927BHJP(電気通信技術)
要約【課題】エラーによる影響を低減した通信が可能な送信装置、受信装置、および送受信システムを提供すること。
【解決手段】送信装置は、第1の端子と、第2の端子と、を備える。第1の端子には、第1転送方式でシリアル信号が転送される第1のシリアル通信線が接続される。第2の端子には、第1転送方式よりもシリアル信号の転送レートが高い第2転送方式でシリアル信号が転送される第2のシリアル通信線が接続される。送信装置は、前記第1の端子を介した第1のシリアル通信線および前記第2の端子を介した第2のシリアル通信線を並列的に使用して情報の送信を行う。送信装置は、第2のシリアル通信線を使用した通信が途絶した場合、第1のシリアル通信線を使用して情報の送信を継続する。
【選択図】図4
特許請求の範囲【請求項１】
第１の転送方式でシリアル信号が転送される第１のシリアル通信線が接続される第１の端子と、
第２の転送方式でシリアル信号が転送され、前記第２の転送方式でのシリアル信号の転送レートは前記第１の転送方式でのシリアル信号の転送レートよりも高い、第２のシリアル通信線が接続される第２の端子と、
前記第１の端子を介した前記第１のシリアル通信線および前記第２の端子を介した前記第２のシリアル通信線を並列的に使用して情報の送信を行い、前記第２のシリアル通信線を使用した通信が途絶した場合、前記第１のシリアル通信線を使用して前記情報の送信を継続するように構成されたインタフェース装置と、
を備える、
送信装置。
続きを表示（約 1,700 文字）【請求項２】
前記インタフェース装置は、前記第２のシリアル通信線を使用した通信が途絶した後に前記第１のシリアル通信線を介して前記第２のシリアル通信線の通信の回復の要求を受信した場合、前記要求に応じて前記第２のシリアル通信線の通信の回復の動作を実行する、ように構成された、
請求項１に記載の送信装置。
【請求項３】
第１の転送方式でシリアル信号が転送される第１のシリアル通信線が接続される第１の端子と、
第２の転送方式でシリアル信号が転送される第２のシリアル通信線が接続され、前記第２の転送方式でのシリアル信号の転送レートは前記第１の転送方式でのシリアル信号の転送レートよりも高い、第２の端子と、
前記第１の端子を介した前記第１のシリアル通信線および前記第２の端子を介した前記第２のシリアル通信線を介して並列的に情報を受信し、前記第２のシリアル通信線を使用した通信が途絶した場合、前記第２のシリアル通信線の通信の回復を前記第１のシリアル通信線を使用して要求するように構成されたインタフェース装置と、
を備える、
受信装置。
【請求項４】
請求項１に記載の送信装置と、
前記第１のシリアル通信線と、
前記第２のシリアル通信線と、
前記送信装置に前記第１のシリアル通信線および前記第２のシリアル通信線を介して接続された受信装置と、
を備える、
送受信システム。
【請求項５】
第１の転送方式でシリアル信号が転送される第１のシリアル通信線が接続される第１の端子と、
第２の転送方式でシリアル信号が転送される第２のシリアル通信線が接続され、前記第２の転送方式でのシリアル信号の転送レートは前記第１の転送方式でのシリアル信号の転送レートよりも高い、第２の端子と、
制御に関する第１情報を前記第１の端子を介して前記第１のシリアル通信線のみを用いて送信し、制御に関しない第２情報を前記第２の端子を介して前記第２のシリアル通信線を用いて送信するように構成されたインタフェース装置と、
を備える、
送信装置。
【請求項６】
前記送信装置は、前記第１のシリアル通信線および前記第２のシリアル通信線を並列的に使用して通信フレームを送信し、
前記第１情報は、前記通信フレームの先頭を示す情報、前記通信フレームの末尾を示す情報、および前記通信フレームの誤り検出符号を含む、
請求項５に記載の送信装置。
【請求項７】
前記第１情報はコマンドであり、
前記第２情報はデータであり、
前記データを前記第２のシリアル通信線のみを用いて送信するように構成された、
請求項５に記載の送信装置。
【請求項８】
第１の転送方式でシリアル信号が転送される第１のシリアル通信線が接続される第１の端子と、
第２の転送方式でシリアル信号が転送される第２のシリアル通信線が接続され、前記第２の転送方式でのシリアル信号の転送レートは前記第１の転送方式でのシリアル信号の転送レートよりも高い、第２の端子と、
制御に関する第１情報を前記第１の端子を介して前記第１のシリアル通信線のみから受信し、制御に関しない第２情報を前記第２の端子を介して前記第２のシリアル通信線から受信するように構成されたインタフェース装置と、
を備える、
受信装置。
【請求項９】
前記受信装置は、前記第１のシリアル通信線および前記第２のシリアル通信線を介して並列的に通信フレームを受信し、
前記第１情報は、前記通信フレームの先頭を示す情報、前記通信フレームの末尾を示す情報、および前記通信フレームの誤り検出符号を含む、
請求項８に記載の受信装置。
【請求項１０】
前記第１情報はコマンドであり、
前記第２情報はデータであり、
前記データを前記第２のシリアル通信線のみから受信するように構成された、
請求項８に記載の受信装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、送信装置（transmitter）、受信装置（receiver）、および送受信システム（transmission and reception system）に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
現在、シリアル通信は様々なアプリケーションにおいて使用されている。そして、将来、シリアル通信には、さらなる高速化が求められると考えられる。シリアル通信では、通信速度が高速になるにつれてエラー発生率が増加する傾向がある。
【先行技術文献】
【特許文献】
【０００３】
特許第５２５７０５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、エラーによる影響を低減した通信が可能な送信装置、受信装置、および送受信システムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、送信装置は、第１の端子と、第２の端子と、を備える。第１の端子には、第１の転送方式でシリアル信号が伝送される第１のシリアル通信線が接続される。第２の端子には、第２の転送方式でシリアル信号が伝送される第２のシリアル通信線が接続される。第２の転送方式でのシリアル信号の転送レートは第１の転送方式でのシリアル信号の転送レートよりも高い。送信装置は、前記第１の端子を介した第１のシリアル通信線および前記第２の端子を介した第２のシリアル通信線を並列的に使用して情報の送信を行う。送信装置は、第２のシリアル通信線を使用した通信が途絶した場合、第１のシリアル通信線を使用して情報の送信を継続する。
【図面の簡単な説明】
【０００６】
第１の実施形態にかかる送信装置、受信装置、および送受信システムが適用された情報処理システムの構成の一例を示す模式的な図。
第１の実施形態にかかる送信装置、受信装置、および送受信システムの構成の一例を示す模式的な図。
第１の実施形態の送受信システムにおける通常の転送動作の一例を示す模式的な図。
第２のシリアル通信線においてエラーが発生した際の第１の実施形態の送受信システムの動作を説明するための図。
第２の実施形態のフレームの構造の一例を示す模式的な図。
第２の実施形態の送受信システムにおいて１フレームが送信される際の、各レーンでの情報の送信順の一例を示す模式的な図。
比較例にかかる送受信システムにおいて１フレームが送信される際の、各レーンでの情報の送信順の一例を示す模式的な図。
第３の実施形態の送受信システムにおける各レーンでの情報の送信の動作の一例を示す模式的な図。
第３の実施形態の送受信システムにおける動作モードの変更のための動作を示すシーケンス図。
【発明を実施するための形態】
【０００７】
実施形態にかかる送信装置、受信装置、および送受信システムは、種々のシステムに適用され得る。ここでは一例として、情報処理システムに適用された送信装置、受信装置、および送受信システムを説明する。
【０００８】
以下に添付図面を参照して、実施形態にかかる送信装置、受信装置、および送受信システムが適用された情報処理システムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態にかかる送信装置、受信装置、および送受信システムが適用された情報処理システム１の構成の一例を示す模式的な図である。
【００１０】
情報処理システム１は、パーソナルコンピュータ、携帯電話、スマートフォン、ポータブル音楽プレーヤー、撮像装置、サーバ装置、などのコンピュータシステムである。情報処理システム１は、ホスト装置ＨＡおよびメモリシステムＭＳを備える。ホスト装置ＨＡは、例えば上記のコンピュータシステムに備えられるプロセッサである。メモリシステムＭＳは、例えばＳＳＤ（Solid State Drive）である。なお、ホスト装置ＨＡおよびメモリシステムＭＳは上記の例に限定されない。
（【００１１】以降は省略されています）

関連特許