特許ウォッチ

公開番号2024133656
公報種別公開特許公報(A)
公開日2024-10-02
出願番号2024109616,2023073382
出願日2024-07-08,2017-08-09
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H01L 29/78 20060101AFI20240925BHJP(基本的電気素子)
要約【課題】ターンオフ時において、キャリアの引き抜きを容易にする半導体装置を提供する。
【解決手段】半導体装置100は、ゲートトレンチ部40及びダミートレンチ部30を含むトレンチ部と、第1導電型のドリフト領域18と、第2導電型のベース領域14と、半導体基板10の上面から、ベース領域の下端に形成されるpn接合の位置よりも深くまで設けられた第2導電型のウェル領域13と、半導体基板の裏面に設けられた第2導電型のコレクタ領域22と、半導体基板の裏面に設けられた第1導電型の下面側領域20と、を備え、2つのトレンチ部に挟まれた半導体基板の領域であるメサ部71の下方において、下面側領域は、一方のトレンチ部の側壁の位置から、他方のトレンチ部の側壁の位置まで延伸して設けられており、メサ部は、少なくとも1つのダミートレンチ部と隣接している。
【選択図】図2A
特許請求の範囲【請求項１】
ゲートトレンチ部及びダミートレンチ部を含むトレンチ部が設けられた半導体装置であって、
半導体基板の内部に設けられた第１導電型のドリフト領域と、
深さ方向において前記半導体基板の上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、
前記半導体基板の上面から、前記ベース領域の下端に形成されるｐｎ接合の位置よりも深くまで設けられた第２導電型のウェル領域と、
前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と、
前記半導体基板の裏面に設けられた第１導電型の下面側領域と、
を備え、
２つの前記トレンチ部に挟まれた前記半導体基板の領域である第１メサ部の下方において、前記下面側領域は、前記トレンチ部の配列方向において、一方の前記トレンチ部から他方の前記トレンチ部まで延伸して設けられており、
前記第１メサ部は、少なくとも１つの前記ダミートレンチ部と隣接している
半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記深さ方向において前記ベース領域と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備える
請求項１に記載の半導体装置。
【請求項３】
前記蓄積領域の少なくとも一部が、前記トレンチ部の下端よりも下側に設けられている
請求項２に記載の半導体装置。
【請求項４】
ゲートトレンチ部及びダミートレンチ部を含むトレンチ部が設けられた半導体装置であって、
半導体基板の内部に設けられた第１導電型のドリフト領域と、
深さ方向において前記半導体基板の上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、
前記深さ方向において前記ベース領域と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、
前記半導体基板の上面から少なくとも前記蓄積領域が形成される深さ位置まで設けられた第２導電型のウェル領域と、
前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と、
前記半導体基板の裏面に設けられた第１導電型の下面側領域と、
を備え、
２つの前記トレンチ部に挟まれた前記半導体基板の領域である第１メサ部の下方において、前記下面側領域は、前記トレンチ部の配列方向において、一方の前記トレンチ部から他方の前記トレンチ部まで延伸して設けられており、
前記第１メサ部は、少なくとも１つの前記ダミートレンチ部と隣接している
半導体装置。
【請求項５】
前記蓄積領域が、前記深さ方向に多段に設けられている
請求項２から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１メサ部は、２つの前記ダミートレンチ部に挟まれた前記半導体基板の領域であるダミーメサ部である
請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
ゲートトレンチ部及びダミートレンチ部を含むトレンチ部が設けられた半導体装置であって、
半導体基板の内部に設けられた第１導電型のドリフト領域と、
深さ方向において前記半導体基板の上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、
前記半導体基板の上面から、前記ベース領域の下端に形成されるｐｎ接合の位置よりも深くまで設けられた第２導電型のウェル領域と、
前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と、
前記半導体基板の裏面に設けられた第１導電型の下面側領域と、
を備え、
前記下面側領域は、２つの前記ダミートレンチ部に挟まれた前記半導体基板の領域であるダミーメサ部の下方に設けられている
半導体装置。
【請求項８】
前記コレクタ領域は、前記ダミーメサ部の下方の少なくとも一部に設けられている
請求項６または７に記載の半導体装置。
【請求項９】
前記トレンチ部は、延伸方向に延伸する長手部分を含み、
前記下面側領域及び前記コレクタ領域は、前記ダミーメサ部の下方において、前記延伸方向に沿って交互に配置されている
請求項６から８のいずれか１項に記載の半導体装置。
【請求項１０】
前記コレクタ領域は、前記トレンチ部に挟まれた前記半導体基板の領域のうち、少なくとも１つの前記ゲートトレンチ部と隣接する第２メサ部の下方の少なくとも一部に設けられている
請求項６から９のいずれか１項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、ゲート絶縁型バイポーラトランジスタ（ＩＧＢＴ）等のパワー半導体素子が知られている（例えば、特許文献１参照）。ＩＧＢＴ等の半導体素子においては、ドリフト領域に正孔等のキャリアを蓄積することで、オン電圧を低下させることができる。
特許文献１特開２０１５－７２９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体装置のターンオフ時において、キャリアの引き抜きを容易にすることが望ましい。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、ゲートトレンチ部及びダミートレンチ部を含むトレンチ部が設けられた半導体装置を提供する。半導体装置は、半導体基板の内部に設けられた第１導電型のドリフト領域と、深さ方向において前記半導体基板の上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、前記半導体基板の上面から、前記ベース領域の下端に形成されるｐｎ接合の位置よりも深くまで設けられた第２導電型のウェル領域と、前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と、前記半導体基板の裏面に設けられた第１導電型の下面側領域と、備えてよい。２つの前記トレンチ部に挟まれた前記半導体基板の領域である第１メサ部の下方において、前記下面側領域は、前記トレンチ部の配列方向において、一方の前記トレンチ部から他方の前記トレンチ部まで延伸して設けられてよい。前記第１メサ部は、少なくとも１つの前記ダミートレンチ部と隣接していてよい。前記深さ方向において前記ベース領域と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備えてよい。前記蓄積領域の少なくとも一部が、前記トレンチ部の下端よりも下側に設けられていてよい。
【０００５】
本発明の第２の態様においては、ゲートトレンチ部及びダミートレンチ部を含むトレンチ部が設けられた半導体装置を提供する。半導体装置は、半導体基板の内部に設けられた第１導電型のドリフト領域と、深さ方向において前記半導体基板の上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、前記深さ方向において前記ベース領域と前記ドリフト領域との間に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域と、前記半導体基板の上面から少なくとも前記蓄積領域が形成される深さ位置まで設けられた第２導電型のウェル領域と、前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と、前記半導体基板の裏面に設けられた第１導電型の下面側領域と、を備えてよい。２つの前記トレンチ部に挟まれた前記半導体基板の領域である第１メサ部の下方において、前記下面側領域は、前記トレンチ部の配列方向において、一方の前記トレンチ部から他方の前記トレンチ部まで延伸して設けられていてよい。前記第１メサ部は、少なくとも１つの前記ダミートレンチ部と隣接していてよい。
【０００６】
上記いずれかの半導体装置において、前記蓄積領域が、前記深さ方向に多段に設けられていてよい。
【０００７】
上記いずれかの半導体装置において、前記第１メサ部は、２つの前記ダミートレンチ部に挟まれた前記半導体基板の領域であるダミーメサ部であってよい。
【０００８】
本発明の第３の態様においては、ゲートトレンチ部及びダミートレンチ部を含むトレンチ部が設けられた半導体装置を提供する。半導体装置は、半導体基板の内部に設けられた第１導電型のドリフト領域と、深さ方向において前記半導体基板の上面と前記ドリフト領域との間に設けられた第２導電型のベース領域と、前記半導体基板の上面から、前記ベース領域の下端に形成されるｐｎ接合の位置よりも深くまで設けられた第２導電型のウェル領域と、前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と、前記半導体基板の裏面に設けられた第１導電型の下面側領域と、を備えてよい。前記下面側領域は、２つの前記ダミートレンチ部に挟まれた前記半導体基板の領域であるダミーメサ部の下方に設けられていてよい。
【０００９】
上記いずれかの半導体装置において、前記コレクタ領域は、前記ダミーメサ部の下方の少なくとも一部に設けられていてよい。
【００１０】
上記いずれかの半導体装置において、前記トレンチ部は、延伸方向に延伸する長手部分を含んでよい。前記下面側領域及び前記コレクタ領域は、前記ダミーメサ部の下方において、前記延伸方向に沿って交互に配置されていてよい。
（【００１１】以降は省略されています）

関連特許