特許ウォッチ

公開番号2024123842
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2023031585
出願日2023-03-02
発明の名称演算処理装置および演算処理装置の制御方法
出願人富士通株式会社
代理人個人,個人,個人
主分類G06F 9/50 20060101AFI20240905BHJP(計算;計数)
要約【課題】バス幅を大きくすることなく複数の演算ユニットの稼動率を向上する。
【解決手段】演算処理装置は、演算を実行する複数の演算ユニットと、前記複数の演算ユニットに共通に設けられ、前記複数の演算ユニットにデータを同時に転送可能なバス幅より小さいバス幅を有するバスと、前記複数の演算ユニットにそれぞれ転送する第1データの指数部の値に基づいて前記第1データの圧縮の可否を判断する圧縮判断部と、前記圧縮判断部が圧縮の可能を判定した場合、前記第1データを圧縮した第2データを前記バスに出力し、前記圧縮判断部が圧縮の不可能を判定した場合、前記第1データを前記バスに出力する圧縮部と、を有する。これにより、演算処理装置の処理性能の向上することができ、科学技術計算または機械学習等の効率を向上することができる。
【選択図】図1
特許請求の範囲【請求項１】
演算を実行する複数の演算ユニットと、
前記複数の演算ユニットに共通に設けられ、前記複数の演算ユニットにデータを同時に転送可能なバス幅より小さいバス幅を有するバスと、
前記複数の演算ユニットにそれぞれ転送する第１データの指数部の値に基づいて前記第１データの圧縮の可否を判断する圧縮判断部と、
前記圧縮判断部が圧縮の可能を判定した場合、前記第１データを圧縮した第２データを前記バスに出力し、前記圧縮判断部が圧縮の不可能を判定した場合、前記第１データを前記バスに出力する圧縮部と、を有する
演算処理装置。
続きを表示（約 1,500 文字）【請求項２】
前記複数の演算ユニットの動作をそれぞれ制御し、データ転送要求と圧縮の許可を示す圧縮許可フラグとを出力する複数の演算制御部を有し、
前記圧縮判断部は、
前記第１データの圧縮の可否を示す圧縮可否フラグを生成する判定部と、
前記圧縮可否フラグと、前記複数の演算制御部からそれぞれ受信する複数の前記圧縮許可フラグとに基づいて、圧縮仕様を示す圧縮情報を生成する圧縮制御部と、を有し、
前記圧縮部は、前記圧縮情報に基づいて前記第１データを圧縮する
請求項１に記載の演算処理装置。
【請求項３】
前記第１データは、浮動小数点数データであり、
前記判定部は、前記データ転送要求によるアクセス単位である複数の浮動小数点数データの指数部の値の大きさに応じて、前記圧縮可否フラグを生成する
請求項２に記載の演算処理装置。
【請求項４】
前記判定部は、前記複数の浮動小数点数データの指数部の値の最大値および最小値を表現可能なデータ型を示す前記圧縮可否フラグを生成する
請求項３に記載の演算処理装置。
【請求項５】
前記圧縮制御部は、生成した前記圧縮情報により圧縮する複数の演算ユニット用の複数の前記第１データのサイズが前記バスのバス幅より大きい場合、生成した前記圧縮情報にかかわらず、データを前記圧縮部から複数回に分けて前記バスに転送させる前記圧縮情報を生成する
請求項２ないし請求項４のいずれか１項に記載の演算処理装置。
【請求項６】
前記圧縮制御部は、前記複数の演算制御部のいずれかから単一の前記データ転送要求を受信した場合、前記圧縮可否フラグおよび前記圧縮許可フラグにかかわらず、非圧縮を示す前記圧縮情報を生成する
請求項２ないし請求項４のいずれか１項に記載の演算処理装置。
【請求項７】
前記第１データを保持するメモリを有し、
前記判定部は、前記メモリに格納される前記第１データ毎に前記圧縮可否フラグを生成し、生成した前記圧縮可否フラグを前記第１データとともに前記メモリに格納し、
前記圧縮制御部は、前記データ転送要求とともに受信する前記圧縮許可フラグと、前記データ転送要求に応じて前記第１データとともに前記メモリから出力される前記圧縮可否フラグとに基づいて前記圧縮情報を生成する
請求項２ないし請求項４のいずれか１項に記載の演算処理装置。
【請求項８】
前記複数の演算ユニットの各々に対応して設けられ、前記バスを介して受信する圧縮されたデータを前記圧縮情報に基づいて伸長する伸長部を有する
請求項２ないし請求項４のいずれか１項に記載の演算処理装置。
【請求項９】
前記バス、前記圧縮判断部および前記圧縮部をそれぞれ含む複数のデータ供給部を有する
請求項２ないし請求項４のいずれか１項に記載の演算処理装置。
【請求項１０】
演算を実行する複数の演算ユニットと、前記複数の演算ユニットに共通に設けられ、前記複数の演算ユニットにデータを同時に転送可能なバス幅より小さいバス幅を有するバスと、を有する演算処理装置の制御方法であって、
前記演算処理装置が有する圧縮判断部が、前記複数の演算ユニットにそれぞれ転送する第１データの指数部の値に基づいて前記第１データの圧縮の可否を判断し、
前記演算処理装置が有する圧縮部が、前記圧縮判断部が圧縮の可能を判定した場合、前記第１データを圧縮した第２データを前記バスに出力し、前記圧縮判断部が圧縮の不可能を判定した場合、前記第１データを前記バスに出力する
演算処理装置の制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、演算処理装置および演算処理装置の制御方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
科学技術計算または機械学習等で使用する演算は、行列演算が多用されることが多い。汎用ＣＰＵを用いた大規模な行列演算は、性能向上に限界があることが知られている。そこで、複数のプロセッシングエレメントを縦横に配置して大規模な行列乗算を高速に実行するシストリックアレイ型のアクセラレータが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特表２０２２－５２３７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
プロセッシングエレメントにデータを入出力するバスの幅は、プロセッシングエレメントの数が多くなるほど大きくなる。例えば、複数のプロセッシングエレメントを各々含み独立に動作する複数の演算ユニットを縦横に配置する場合、性能向上のためには、一方向に並ぶ演算ユニットに同時にデータを供給することが好ましい。しかしながら、バスの配線面積等の制約により、一方向に並ぶ演算ユニットに同時にデータを供給可能なバス幅を確保できない場合、複数の演算ユニットを並列に動作させることが困難になる。この結果、演算ユニットの稼動率が低下し、アクセラレータの処理性能は低下する。
【０００５】
１つの側面では、本発明は、バス幅を大きくすることなく複数の演算ユニットの稼動率を向上することを目的とする。
【課題を解決するための手段】
【０００６】
一つの観点によれば、演算処理装置は、演算を実行する複数の演算ユニットと、前記複数の演算ユニットに共通に設けられ、前記複数の演算ユニットにデータを同時に転送可能なバス幅より小さいバス幅を有するバスと、前記複数の演算ユニットにそれぞれ転送する第１データの指数部の値に基づいて前記第１データの圧縮の可否を判断する圧縮判断部と、前記圧縮判断部が圧縮の可能を判定した場合、前記第１データを圧縮した第２データを前記バスに出力し、前記圧縮判断部が圧縮の不可能を判定した場合、前記第１データを前記バスに出力する圧縮部と、を有する。
【発明の効果】
【０００７】
バス幅を大きくすることなく複数の演算ユニットの稼動率を向上することができる。
【図面の簡単な説明】
【０００８】
一実施形態におけるアクセラレータの一例を示すブロック図である。
図１のアクセラレータの動作の一例を示す説明図である。
別の実施形態におけるアクセラレータの一例を示すブロック図である。
図３の一点鎖線枠に含まれる要素の一例を示すブロック図である。
図３の行列演算ユニットＭＯＵの一例を示すブロック図である。
図５の行列演算ユニットＭＯＵによる演算の一例を示す説明図である。
図３のアクセラレータが搭載される情報処理装置の一例を示すブロック図である。
図３の型判定部ＤＴＹＰによる圧縮可否フラグＦＬＧ０の求め方の概要を示す説明図である。
図３の型判定部ＤＴＹＰの動作の一例を示すフロー図である。
図４のバス制御部ＢＣＮＴによる調停の概要を示す説明図である。
図３のバス制御部ＢＣＮＴ（Ａ）、ＢＣＮＴ（Ｃ）によるリクエストＲＥＱの調停動作の一例を示すフロー図である。
図７の情報処理装置の動作の一例を示すフロー図である。
図３の行列演算ユニットＭＯＵの動作の一例を示すフロー図である。
図３の行列演算ユニットＭＯＵを制御する制御部ＣＮＴの動作の一例を示すフロー図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態が説明される。以下では、データ、アドレス、コマンド等の信号が伝達される信号線には、信号名と同じ符号が使用される。
【００１０】
図１は、一実施形態におけるアクセラレータの一例を示す。図１に示すアクセラレータ１００は、判定部１０、メモリ２０、圧縮制御部３０、圧縮部４０、伸長部５０ａ、５０ｂ、演算ユニット６０ａ、６０ｂ、演算制御部７０ａ、７０ｂ、入力バスＩＢＵＳおよび出力バスＯＢＵＳを有する。判定部１０および圧縮制御部３０は、圧縮判断部の一例である。
（【００１１】以降は省略されています）

関連特許