特許ウォッチ

公開番号2024160544
公報種別公開特許公報(A)
公開日2024-11-14
出願番号2023075665
出願日2023-05-01
発明の名称変換プログラムおよび変換方法
出願人富士通株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 8/41 20180101AFI20241107BHJP(計算;計数)
要約【課題】x64向けの実行コードを、CPUがより高速に処理できるAArch64向けの実行コードに変換する。
【解決手段】変換装置1は、変換対象のx64実行コードに含まれるSIMD命令が128×n(n=1,2,4)ビットのSIMD命令をそれぞれ含むかをチェックし、256ビット以上のSIMD命令を含まず、128ビットのSIMD命令を含む場合には、CPUのSIMDレジスタサイズの設定値を128ビットに変更する実行コードを生成出力し、該変更したSIMDレジスタサイズに応じて、x64の128ビットのSIMD命令をAArch64のSIMD命令に変換する際の変換先SIMD命令に切り替え、変換対象のx64向け実行コードをAArch64の実行コードに変換出力する。かかる変換装置1は、例えば、A64FXのCPUの開発に適用できる。
【選択図】図4
特許請求の範囲【請求項１】
変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、
２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、
該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、
前記変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する
処理をコンピュータに実行させる変換プログラム。
続きを表示（約 1,100 文字）【請求項２】
前記ＣＰＵのＳＩＭＤレジスタサイズの設定値を変更する前に、現在のＣＰＵのＳＩＭレジスタサイズの設定値を保存する実行コードを生成出力し、
前記変換対象のｘ６４向け実行コードの変換が終了した後に、前記ＣＰＵのＳＩＭＤレジスタサイズの設定値を、保存したＳＩＭＤレジスタサイズの設定値に戻す実行コードを生成出力する
ことを特徴とする請求項１に記載の変換プログラム。
【請求項３】
前記ＳＩＭＤレジスタサイズの設定値を変更する実行コードを生成出力する処理は、５１２ビット以上のＳＩＭＤ命令を含まず、２５６ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を２５６ビットに変更する実行コードを生成出力し、５１２ビットより大きいＳＩＭＤ命令を含まず、５１２ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を５１２ビットに変更する実行コードを生成出力する
ことを特徴とする請求項１に記載の変換プログラム。
【請求項４】
前記ＳＩＭＤレジスタサイズの設定値を変更する実行コードを生成出力する処理は、１２８×ｎ１ビットのＳＩＭＤ命令および１２８×ｎ２（ｎ１＞ｎ２）ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８×ｎ１ビットに変更する実行コードを生成出力し、
前記変換先ＳＩＭＤ命令に切り替える処理は、
１２８×ｎ１ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替え、
１２８×ｎ２ビットのＳＩＭＤ命令については、１２８×ｎ１ビットの変換先ＳＩＭＤ命令に切り替えるとともに、１２８×ｎ１から１２８×ｎ２を減じた値分だけ当該変換先ＳＩＭＤ命令の上位ビットを零に設定する変換先ＳＩＭＤ命令に切り替える
ことを特徴とする請求項１に記載の変換プログラム。
【請求項５】
変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、
２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、
該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、
前記変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する
処理をコンピュータが実行する変換方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、変換プログラム等に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
近年、従来インテルのｘ６４命令セットのＣＰＵ（Central Processing Unit）を使っていたシステムで、ＡｒｍのＡＡｒｃｈ６４命令セットのＣＰＵが採用されるケースが増えつつある。これは、ＡｒｍアーキテクチャのＣＰＵの電力効率が優れているためである。
【０００３】
したがって、ｘ６４命令セット向けの実行コードをＡＡｒｃｈ６４命令セット向けの実行コードに変換して、Ａｒｍアーキテクチャのシステムで動かすニーズが高まっている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－２１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一側面によれば、ｘ６４向けの実行コードを、ＣＰＵがより高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換することを目的とする。
【課題を解決するための手段】
【０００６】
一側面によれば、変換プログラムは、変換対象のｘ６４実行コードに含まれるＳＩＭＤ命令が１２８×ｎ（ｎ＝１，２，４）ビットのＳＩＭＤ命令をそれぞれ含むかをチェックし、２５６ビット以上のＳＩＭＤ命令を含まず、１２８ビットのＳＩＭＤ命令を含む場合には、ＣＰＵのＳＩＭＤレジスタサイズの設定値を１２８ビットに変更する実行コードを生成出力し、該変更したＳＩＭＤレジスタサイズに応じて、ｘ６４の１２８ビットのＳＩＭＤ命令をＡＡｒｃｈ６４のＳＩＭＤ命令に変換する際の変換先ＳＩＭＤ命令に切り替え、変換対象のｘ６４向け実行コードをＡＡｒｃｈ６４の実行コードに変換出力する、処理をコンピュータに実行させる。
【発明の効果】
【０００７】
一側面によれば、ｘ６４向けの実行コードを、ＣＰＵがより高速に処理できるＡＡｒｃｈ６４向けの実行コードに変換できる。
【図面の簡単な説明】
【０００８】
図１は、実施例に係る変換装置の機能構成図である。
図２は、実施例に係る変換装置のハードウェア構成図である。
図３は、実施例に係るプロセッサが備えるレジスタファイルの模式図である。
図４は、ｘ６４実行コードをＡＡｒｃｈ６４実行コードに変換する一例を示す図である。
図５は、実施例に係る命令変換処理のフローチャートの一例を示す図である。
図６は、処理ａのフローチャートの一例を示す図である。
図７は、処理ｂのフローチャートの一例を示す図である。
図８は、処理ｃのフローチャートの一例を示す図である。
図９は、処理ｄのフローチャートの一例を示す図である。
図１０は、ｘ６４のＳＩＭＤ命令を説明する図である。
図１１は、ＡＡｒｃｈ６４のＳＩＭＤ命令を説明する図である。
図１２は、ｘ６４実行コードをＡＡｒｃｈ６４実行コードに変換する参考例を示す図である。
【発明を実施するための形態】
【０００９】
本実施形態の説明に先立ち、本実施形態の基礎となる事項について説明する。
【００１０】
まず、インテルのｘ６４のＳＩＭＤ(Single Instruction Multiple Data)命令およびＡｒｍのＡＡｒｃｈ６４のＳＩＭＤ命令について、図１０および図１１を参照して説明する。
（【００１１】以降は省略されています）

関連特許