TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024123773
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2023031442
出願日2023-03-01
発明の名称炭化珪素半導体装置
出願人富士電機株式会社
代理人個人
主分類H01L 29/78 20060101AFI20240905BHJP(基本的電気素子)
要約【課題】オン抵抗と短絡耐量とのトレードオフ関係を改善することができる炭化珪素半導体装置を提供すること。
【解決手段】互いに隣り合う電界緩和用のp+型領域21,22間に、第1,2JFET領域24,25が設けられている。トレンチ7の直下のp+型領域21は、トレンチ7の側壁よりもp+型領域22側へ張り出している。第2JFET領域25は、p型ベース領域3と第1JFET領域24との間に設けられ、p型ベース領域3とp+型領域21との間をトレンチ7の側壁まで達する。第2JFET領域25の厚さt1は、p+型領域21の張り出し長さd1以下である。第2JFET領域25の、p型ベース領域3とp+型領域21との間に挟まれた部分の断面形状は、略正方形状または横方向に細長い略長方形状である。チャネル3aの下端部40がp+型領域21,22によって遮蔽され、ドレイン電極13から直線的に見えなくなっている。
【選択図】図1
特許請求の範囲【請求項1】
炭化珪素からなる半導体基板の内部に設けられた第1導電型の第1半導体領域と、
前記半導体基板の第1主面と前記第1半導体領域との間に設けられた第2導電型の第2半導体領域と、
前記第1主面と前記第2半導体領域との間に選択的に設けられた第1導電型の第3半導体領域と、
深さ方向に前記第3半導体領域および前記第2半導体領域を貫通するトレンチと、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第2半導体領域と前記第1半導体領域との間において、前記トレンチの底面よりも前記半導体基板の第2主面側に深い位置に選択的に設けられた、前記第2半導体領域よりも不純物濃度の高い第2導電型の高濃度領域と、
前記第2半導体領域と前記第1半導体領域との間において、前記トレンチの底面よりも前記第2主面側に深い位置に、前記第1半導体領域、前記第2半導体領域および前記高濃度領域に接して選択的に設けられた、前記第1半導体領域よりも不純物濃度の高い第1導電型のJFET領域と、
前記第3半導体領域、前記第2半導体領域および前記高濃度領域に電気的に接続された第1電極と、
前記第2主面に設けられた第2電極と、
を備え、
前記高濃度領域は、
前記第2半導体領域と離れて設けられ、深さ方向に前記トレンチの底面に対向する第1高濃度領域と、
前記第2半導体領域に接し、前記トレンチおよび前記第1高濃度領域と離れて設けられた第2高濃度領域と、を有し、
前記第1高濃度領域は、前記トレンチの側壁よりも前記第1主面に平行な方向に前記第2高濃度領側へ張り出しており、
前記JFET領域は、
互いに隣り合う前記第1高濃度領域と前記第2高濃度領域との間に、前記第1高濃度領域および前記第2高濃度領域に接して設けられた第1JFET領域と、
前記第2半導体領域と前記第1JFET領域との間に、前記第2半導体領域および前記第1JFET領域に接して設けられ、前記第2半導体領域と前記第1高濃度領域との間に延在して前記トレンチの側壁まで達する第2JFET領域と、を有し、
前記第2JFET領域の厚さは、前記第1高濃度領域の張り出し長さ以下であることを特徴とする炭化珪素半導体装置。
続きを表示(約 1,100 文字)【請求項2】
前記第2JFET領域の厚さは、前記第1高濃度領域の張り出し長さ未満であることを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項3】
導通時に、前記第3半導体領域と前記第2JFET領域との間において、前記第2半導体領域の、前記トレンチの側壁に沿った部分に形成されて、前記半導体基板の前記第1主面と前記第2主面との間を流れるドリフト電流の経路となる第1導電型に反転層を有し、
前記反転層の前記第2主面側の端部と前記第2電極とを結ぶすべての線分上に、前記第1高濃度領域および前記第2高濃度領域のいずれか1つ以上が位置することを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項4】
前記反転層の前記第2主面側の端部と前記第2電極とを結ぶすべての線分上に、前記第1高濃度領域、前記第2高濃度領域、および、前記高濃度領域と前記JFET領域とのpn接合から広がる空乏層のいずれか1つ以上が位置することを特徴とする請求項3に記載の炭化珪素半導体装置。
【請求項5】
前記第2JFET領域の厚さをt1とし、前記第1高濃度領域の厚さをt2とし、前記第1高濃度領域の張り出し長さをd1とし、および前記第1JFET領域の幅をw1としたときに下記(1)式を満たすことを特徴とする請求項1に記載の炭化珪素半導体装置。
TIFF
2024123773000004.tif
17
170
【請求項6】
前記JFET領域の不純物濃度は、5.0×10
16
/cm
3
以上1.6×10
17
/cm
3
以下であることを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項7】
前記JFET領域の不純物濃度は、8.0×10
16
/cm
3
以上1.5×10
17
/cm
3
以下であることを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項8】
前記第1高濃度領域の張り出し長さは、0.25μm以上0.4μm以下であることを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項9】
前記第1高濃度領域の張り出し長さは、0.27μm以上0.33μm以下であることを特徴とする請求項8に記載の炭化珪素半導体装置。
【請求項10】
前記第2JFET領域の厚さは、0.25μm以上であることを特徴とする請求項8に記載の炭化珪素半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
この発明は、炭化珪素半導体装置に関する。
続きを表示(約 2,200 文字)【背景技術】
【0002】
従来、炭化珪素(SiC)を半導体材料として用いたトレンチゲート型SiC-MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属-酸化膜-半導体の3層構造からなる絶縁ゲートを備えたMOS型電界効果トランジスタ)では、JFET(Junction FET)領域の幅を狭くしたり、JFET領域の不純物濃度を低くしたりすることで、オン抵抗と短絡耐量とのトレードオフ関係が改善されることが公知である(例えば、下記特許文献1~4参照。)。
【先行技術文献】
【特許文献】
【0003】
特開2022-136715号公報
特許第6579104号公報
特許第6802454号公報
特許第7139678号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上記特許文献1~4では、JFET領域の不純物濃度を低くしすぎると、JFET抵抗が高くなり、オン抵抗が高くなることで、オン抵抗と短絡耐量とのトレードオフ関係が悪くなるという問題がある。JFET領域は、p型ベース領域とn
-
型ドリフト領域との間に配置されたn型電流拡散層(CSL:Current Spreading Layer)もしくはn型電荷蓄積(CS:Carrier Storage)層、またはn
-
型ドリフト領域で構成されて、ドリフト電流の経路となるn型領域である。
【0005】
この発明は、上述した従来技術による課題を解消するため、オン抵抗と短絡耐量とのトレードオフ関係を改善することができる炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板の内部に、第1導電型の第1半導体領域が設けられている。前記半導体基板の第1主面と前記第1半導体領域との間に、第2導電型の第2半導体領域が設けられている。前記第1主面と前記第2半導体領域との間に、第1導電型の第3半導体領域が選択的に設けられている。トレンチは、深さ方向に前記第3半導体領域および前記第2半導体領域を貫通する。前記トレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。前記第2半導体領域と前記第1半導体領域との間において、前記トレンチの底面よりも前記半導体基板の第2主面側に深い位置に、第2導電型の高濃度領域が選択的に設けられている。前記高濃度領域は、前記第2半導体領域よりも不純物濃度が高い。
【0007】
前記第2半導体領域と前記第1半導体領域との間において、前記トレンチの底面よりも前記第2主面側に深い位置に、前記第1半導体領域、前記第2半導体領域および前記高濃度領域に接して、第1導電型のJFET領域が選択的に設けられた、前記JFET領域は、前記第1半導体領域よりも不純物濃度が高い。第1電極は、前記第3半導体領域、前記第2半導体領域および前記高濃度領域に電気的に接続されている。第2電極は、前記第2主面に設けられている。前記高濃度領域は、第2導電型の第1高濃度領域と、第2導電型の第2高濃度領域と、を有する。前記第1高濃度領域は、前記第2半導体領域と離れて設けられ、深さ方向に前記トレンチの底面に対向する。前記第2高濃度領域は、前記第2半導体領域に接し、前記トレンチおよび前記第1高濃度領域と離れて設けられている。
【0008】
前記第1高濃度領域は、前記トレンチの側壁よりも前記第1主面に平行な方向に前記第2高濃度領側へ張り出している。前記JFET領域は、第1導電型の第1JFET領域と、第1導電型の第2JFET領域と、を有する。前記第1JFET領域は、互いに隣り合う前記第1高濃度領域と前記第2高濃度領域との間に、前記第1高濃度領域および前記第2高濃度領域に接して設けられている。前記第2JFET領域は、前記第2半導体領域と前記第1JFET領域との間に、前記第2半導体領域および前記第1JFET領域に接して設けられ、前記第2半導体領域と前記第1高濃度領域との間に延在して前記トレンチの側壁まで達する。前記第2JFET領域の厚さは、前記第1高濃度領域の張り出し長さ以下である。
【0009】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第2JFET領域の厚さは、前記第1高濃度領域の張り出し長さ未満であることを特徴とする。
【0010】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、導通時に、前記第3半導体領域と前記第2JFET領域との間において、前記第2半導体領域の、前記トレンチの側壁に沿った部分に形成されて、前記半導体基板の前記第1主面と前記第2主面との間を流れるドリフト電流の経路となる第1導電型に反転層を有する。前記反転層の前記第2主面側の端部と前記第2電極とを結ぶすべての線分上に、前記第1高濃度領域および前記第2高濃度領域のいずれか1つ以上が位置することを特徴とする。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

富士電機株式会社
変圧器
8日前
富士電機株式会社
駆動回路
6日前
富士電機株式会社
半導体装置
今日
富士電機株式会社
電磁接触器
6日前
富士電機株式会社
半導体装置
9日前
富士電機株式会社
半導体装置
8日前
富士電機株式会社
半導体装置
7日前
富士電機株式会社
半導体装置
7日前
富士電機株式会社
回路遮断器
1日前
富士電機株式会社
飲料供給装置
7日前
富士電機株式会社
電源システム
6日前
富士電機株式会社
電力ユニット
6日前
富士電機株式会社
振動抑制回路
9日前
富士電機株式会社
電力変換装置
1日前
富士電機株式会社
放射線検出器
1日前
富士電機株式会社
電力変換装置
1日前
富士電機株式会社
電力変換装置
1日前
富士電機株式会社
電力変換装置
1日前
富士電機株式会社
電力変換装置
1日前
富士電機株式会社
半導体モジュール
6日前
富士電機株式会社
スイッチング制御回路
7日前
富士電機株式会社
アキシャルギャップモータ
7日前
富士電機株式会社
制御回路及び半導体モジュール
8日前
富士電機株式会社
ワイドバンドギャップ半導体装置
6日前
富士電機株式会社
クレーンの制御システム、制御装置、及び制御方法
8日前
富士電機株式会社
モデル作成装置、モデル作成方法、及びプログラム
2日前
富士電機株式会社
窒化物半導体装置および窒化物半導体装置の製造方法
8日前
富士電機株式会社
半導体装置
8日前
富士電機株式会社
電源装置及び電源システム
6日前
富士電機株式会社
電源装置及び電源システム
6日前
富士電機株式会社
クレーンの制御システム、制御装置、及び制御方法
8日前
個人
汎用型電気プラグ
6日前
株式会社プロテリアル
ケーブル
20日前
キヤノン株式会社
通信装置
今日
オムロン株式会社
電磁継電器
1日前
オムロン株式会社
電磁継電器
10日前
続きを見る