特許ウォッチ

公開番号2024119362
公報種別公開特許公報(A)
公開日2024-09-03
出願番号2023026209
出願日2023-02-22
発明の名称位相補償回路及び増幅装置
出願人日清紡マイクロデバイス株式会社
代理人弁理士法人栄光事務所
主分類H03F 3/68 20060101AFI20240827BHJP(基本電子回路)
要約【課題】回路面積の低減及び電圧依存性の低減を図った位相補償回路及び増幅装置を提供する。
【解決手段】カップリング容量C31,C32は、互いに並列接続され、入力端子T12の電圧Vinをレベルシフトした電圧をバイアス電圧としてバッファ回路11に入力する。充電端子T3には、所定電圧Vpが与えられる。切替部121は、カップリング容量C31,C32の接続をバッファ回路11の入力と充電端子T3との間で切り替える。切替部121には、充電端子T3に接続されるカップリング容量C31,C32を周期的に切り替えるとともに、バッファ回路11の入力に接続されるカップリング容量C31,C32を周期的に切り替える制御信号S11,S12が入力される。
【選択図】図2
特許請求の範囲【請求項１】
第１の位相補償容量と、
前記第１の位相補償容量の第１の端子に出力が接続されたバッファ回路と、
前記バッファ回路の入力に出力が接続されたバイアス補正回路と、
前記第１の位相補償容量の第２の端子に接続された第１の出力端子と、
前記バイアス補正回路の入力に接続された第１の入力端子とを備え、
前記バイアス補正回路は、
互いに並列接続され、前記第１の入力端子の電圧をレベルシフトした電圧をバイアス電圧として前記バッファ回路に入力する複数のカップリング容量と、
所定電圧が与えられる充電端子と、
複数の前記カップリング容量の接続を前記バッファ回路の入力と前記充電端子との間で切り替える切替部とを有し、
前記切替部には、前記充電端子に接続される前記カップリング容量を周期的に切り替えるとともに、前記バッファ回路の入力に接続される前記カップリング容量を周期的に切り替える第１の制御信号が入力される、
位相補償回路。
続きを表示（約 1,400 文字）【請求項２】
請求項１に記載の位相補償回路において、
前記切替部は、
前記充電端子と複数の前記カップリング容量との間に各々接続された複数の第１の充電スイッチと、
前記バッファ回路の入力と複数の前記カップリング容量との間に各々接続された複数の第２の充電スイッチと、を有する、
位相補償回路。
【請求項３】
請求項１に記載の位相補償回路において、
前記切替部と前記バッファ回路の入力との接続点と、前記充電端子との間に接続された第３の充電スイッチを有する、
位相補償回路。
【請求項４】
請求項３に記載の位相補償回路において、
前記第３の充電スイッチのオンオフを制御する第２の制御信号を出力する第１の制御回路を備え、
前記第１の制御回路は、前記バイアス電圧を検知し、前記バイアス電圧に応じた前記第２の制御信号を出力する、
位相補償回路。
【請求項５】
請求項４に記載の位相補償回路において、
前記第１の制御回路は、前記第３の充電スイッチがオフの場合、前記バイアス電圧が第１の設定範囲外となると前記第３の充電スイッチをオフからオンに切り替え、前記第３の充電スイッチがオンの場合、前記バイアス電圧が前記第１の設定範囲内に含まれ、かつ、前記第１の設定範囲よりも狭い第２の設定範囲内となると前記第３の充電スイッチをオンからオフに切り替える前記第２の制御信号を出力する、
位相補償回路。
【請求項６】
請求項５に記載の位相補償回路において、
前記第１の制御回路は、
前記バイアス電圧が前記第１の設定範囲外か否かを検知する第１のウインドウコンパレータと、
前記バイアス電圧が前記第２の設定範囲外か否かを検知する第２のウインドウコンパレータと、
前記第１のウインドウコンパレータ及び前記第２のウインドウコンパレータの検知結果を前記第２の制御信号に変換する変換回路とを有する
位相補償回路。
【請求項７】
請求項６に記載の位相補償回路において、
前記第１のウインドウコンパレータの入力が前記バッファ回路の入力に接続され、
前記第２のウインドウコンパレータの入力が前記第３の充電スイッチと前記充電端子との間に接続された、
位相補償回路。
【請求項８】
請求項１～７の何れか１項に記載の位相補償回路と、
前記位相補償回路が接続された増幅回路とを備えた、
増幅装置。
【請求項９】
請求項３～７何れか１項に記載の位相補償回路と、
前記位相補償回路が接続された増幅回路とを備え、
前記増幅回路は、内部の信号経路を切断状態と接続状態に切り替える経路切断回路を有し、
前記経路切断回路は、前記第３の充電スイッチがオフの場合に前記接続状態となり、前記第３の充電スイッチがオンの場合に前記切断状態となるように制御される、
増幅装置。
【請求項１０】
請求項９に記載の増幅装置において、
前記経路切断回路の後段に設けたサンプルホールド回路をさらに備えた、
増幅装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、位相補償回路及び増幅装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
位相補償回路を組み込んだ増幅装置として図１７に示すものが提案されている。同図に示す増幅装置１００は、信号を増幅する増幅回路１０１と、増幅回路１０１の位相補償を行う２つの位相補償容量Ｃ１，Ｃ２とを備えている。増幅回路１０１は、３段の増幅器ＡＭＰ１，ＡＭＰ２，ＡＭＰ４で構成されたメインパスと、２段の増幅器ＡＭＰ３，ＡＭＰ２で構成されたフィードフォワードパスで構成されている。メインパスは低周波帯域を増幅し、フィードフォワードパスは高周波帯域を増幅する。図１７に示す増幅装置１００は、ユニティゲイン周波数ｆ［Ｈｚ］を設計する際、下記の式（１）に示すように設計する。
【０００３】
TIFF
2024119362000002.tif
31
165
【０００４】
なお、Ｇｍ
０１
：増幅器ＡＭＰ１の相互コンダクタンス値、Ｃ
０１
：位相補償容量Ｃ１の容量値、Ｇｍ
０２
：増幅器ＡＭＰ４の相互コンダクタンス値、Ｃ
０２
：位相補償容量Ｃ２の容量値、とする。
【０００５】
また、増幅装置１００の入力段が図１７に示すように差動増幅回路であった場合、メインパスで発生する１ｋＨｚといった低周波の信号帯域における入力換算雑音Ｖｎは下記の式（２）となる。
【０００６】
TIFF
2024119362000003.tif
35
165
【０００７】
なお、ｋ：ボルツマン定数、Ｔ：絶対温度、γ：デバイス依存の係数、α：他の雑音源の影響、とする。
【０００８】
式（２）により、Ｇｍ
０１
を大きくすることで、１ｋＨｚといった低周波の信号帯域における入力換算雑音を低減することができる。一方、式（１）によりＧｍ
０１
を大きくすると、ユニティゲイン周波数ｆを設計するために、Ｇｍ
０１
も大きくする必要がある。
【０００９】
ところで、増幅装置１００を高耐圧に設計する場合、位相補償容量Ｃ１、Ｃ２も高耐圧にする必要がある。高耐圧の容量は、通常の耐圧が低い容量よりも単位面積当たりの容量値が小さい。このため、Ｇｍ
０１
を大きくすると、位相補償容量Ｃ１の面積が大幅に大きくなり、大幅な回路面積の増加を招く、という課題がある。また、高耐圧に設計すると位相補償容量Ｃ１にかかる電圧の幅が広くなるため、位相補償容量Ｃ１の電圧依存性の影響が大きくなる、という課題がある。
【００１０】
一方、フィードフォワードパスが発生する入力換算雑音は高周波数帯域であるため、この周波数帯が信号帯域よりも高くなるように設計すれば、Ｇｍ
０２
は小さくできる。
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許