TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024109319
公報種別公開特許公報(A)
公開日2024-08-14
出願番号2023014047
出願日2023-02-01
発明の名称半導体モジュール
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 29/78 20060101AFI20240806BHJP(基本的電気素子)
要約【課題】導通損失とスイッチング損失を低減しつつ、誤点弧を防ぐことができる半導体モジュールの提供。
【解決手段】第1半導体素子の第3ゲート電極の電圧は、第1半導体素子の第1ゲート電極及び第2ゲート電極をオフにするパルス信号が駆動装置に入力されてから、第2半導体素子の第1ゲート電極、第2ゲート電極、及び第3ゲート電極のいずれかがオン電圧に達するまでの間に、しきい値電圧以下である第1オフ電圧から前記第1オフ電圧よりも低い第2オフ電圧に遷移し、第2半導体素子の第3ゲート電極の電圧は、第2半導体素子の第1ゲート電極及び第2ゲート電極をオフにするパルス信号が駆動装置に入力されてから、第1半導体素子の第1ゲート電極、第2ゲート電極、及び第3ゲート電極のいずれかがオン電圧に達するまでの間に、しきい値電圧以下である第3オフ電圧から第3オフ電圧よりも低い第4オフ電圧に遷移する。
【選択図】図3
特許請求の範囲【請求項1】
第1ゲート電極、第2ゲート電極、及び第3ゲート電極をそれぞれが有する第1半導体素子及び第2半導体素子であって、前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極は互いに独立して制御され、前記第1ゲート電極がターンオンしてからターンオフするまでの期間において、前記第2ゲート電極のオン期間は、前記第1ゲート電極のオン期間よりも短く、前記第3ゲート電極のオン期間は、前記第2ゲート電極のオン期間よりも短い、第1半導体素子及び第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子を駆動する駆動装置と、
を備え、
前記第1半導体素子の前記第3ゲート電極の電圧は、前記第1半導体素子の前記第1ゲート電極及び前記第2ゲート電極をオフにするパルス信号が前記駆動装置に入力されてから、前記第2半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかがオン電圧に達するまでの間に、しきい値電圧以下である第1オフ電圧から前記第1オフ電圧よりも低い第2オフ電圧に遷移し、
前記第2半導体素子の前記第3ゲート電極の電圧は、前記第2半導体素子の前記第1ゲート電極及び前記第2ゲート電極をオフにするパルス信号が前記駆動装置に入力されてから、前記第1半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかがオン電圧に達するまでの間に、しきい値電圧以下である第3オフ電圧から前記第3オフ電圧よりも低い第4オフ電圧に遷移する、半導体モジュール。
続きを表示(約 1,800 文字)【請求項2】
前記第1半導体素子の前記第3ゲート電極の電圧が前記第2オフ電圧に遷移し、前記第2半導体素子の前記第1ゲート電極及び前記第2ゲート電極がターンオンした後、前記第1半導体素子の前記第1ゲート電極及び前記第2ゲート電極がターンオンするまでの間に、前記第1半導体素子の前記第3ゲート電極の電圧を前記第1オフ電圧に戻し、
前記第2半導体素子の前記第3ゲート電極の電圧が前記第4オフ電圧に遷移し、前記第1半導体素子の前記第1ゲート電極及び前記第2ゲート電極がターンオンした後、前記第2半導体素子の前記第1ゲート電極及び前記第2ゲート電極がターンオンするまでの間に、前記第2半導体素子の前記第3ゲート電極の電圧を前記第3オフ電圧に戻す、請求項1に記載の半導体モジュール。
【請求項3】
前記第1半導体素子の前記第3ゲート電極の電圧は、前記第1半導体素子の前記第1ゲート電極の電圧及び前記第2ゲート電極の電圧がしきい値電圧以下になった後に、前記第1オフ電圧から前記第2オフ電圧に遷移し、
前記第2半導体素子の前記第3ゲート電極の電圧は、前記第2半導体素子の前記第1ゲート電極の電圧及び前記第2ゲート電極の電圧がしきい値電圧以下になった後に、前記第3オフ電圧から前記第4オフ電圧に遷移する、請求項1または2に記載の半導体モジュール。
【請求項4】
前記第1半導体素子の前記第3ゲート電極の電圧は、前記第1半導体素子の前記第1ゲート電極及び前記第2ゲート電極がターンオフした後に、前記第1オフ電圧から前記第2オフ電圧に遷移し、
前記第2半導体素子の前記第3ゲート電極の電圧は、前記第2半導体素子の前記第1ゲート電極及び前記第2ゲート電極がターンオフした後に、前記第3オフ電圧から前記第4オフ電圧に遷移する、請求項1または2に記載の半導体モジュール。
【請求項5】
前記第1半導体素子の前記第3ゲート電極の電圧は、前記第2半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかの電圧がしきい値電圧に達するまでの間に、前記第1オフ電圧から前記第2オフ電圧に遷移し、
前記第2半導体素子の前記第3ゲート電極の電圧は、前記第1半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかの電圧がしきい値電圧に達するまでの間に、前記第3オフ電圧から前記第4オフ電圧に遷移する、請求項1または2に記載の半導体モジュール。
【請求項6】
前記第1半導体素子の前記第3ゲート電極の電圧は、前記第2半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかの電圧がオフ電圧よりも高くなるまでの間に、前記第1オフ電圧から前記第2オフ電圧に遷移し、
前記第2半導体素子の前記第3ゲート電極の電圧は、前記第1半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかの電圧がオフ電圧よりも高くなるまでの間に、前記第3オフ電圧から前記第4オフ電圧に遷移する、請求項1または2に記載の半導体モジュール。
【請求項7】
前記第1半導体素子及び前記第2半導体素子はInsulated Gate Bipolar Transistorであり、
前記第1半導体素子のエミッタ電極と前記第2半導体素子のコレクタ電極が接続される、請求項1または2に記載の半導体モジュール。
【請求項8】
前記第2オフ電圧及び前記第4オフ電圧は負電圧である、請求項1または2に記載の半導体モジュール。
【請求項9】
前記第1半導体素子がオフ時における前記第1半導体素子の前記第1ゲート電極の電圧及び前記第2ゲート電極の電圧は負電圧であり、
前記第2半導体素子がオフ時における前記第2半導体素子の前記第1ゲート電極の電圧及び前記第2ゲート電極の電圧は負電圧である、請求項8に記載の半導体モジュール。
【請求項10】
出力が前記駆動装置の入力に接続されるパルスジェネレータをさらに備える、請求項1または2に記載の半導体モジュール。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明の実施形態は、半導体モジュールに関する。
続きを表示(約 2,000 文字)【背景技術】
【0002】
高耐圧、大電流を制御するパワー半導体素子としてIGBT(Insulated Gate Bipolar Transistor)が広く用いられている。スイッチング素子として用いられるIGBTには、オン電圧が低く、ターンオン及びターンオフ時のスイッチング損失が低いことが望まれる。オン電圧を低く保ちつつ、ターンオフ損失を下げる手法としてゲート電極を2系統に分けて形成し、一方のゲート電極を先にオフするダブルゲート構造がある。しかしながら、チャネル密度を上げてしまうと短絡耐量が低下してしまうため、ターンオン損失の低減は難しい。そこで、ゲート電極を3系統に分け、3系統目のゲート電極をターンオン時のみ駆動させることでターンオン損失の低減も可能としたトリプルゲート構造のIGBTが提案されている。
【先行技術文献】
【特許文献】
【0003】
特開2021-141304号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、導通損失とスイッチング損失を低減しつつ、誤点弧を防ぐことができる半導体モジュールの提供を目的とする。
【課題を解決するための手段】
【0005】
本発明の実施形態によれば、半導体モジュールは、第1ゲート電極、第2ゲート電極、及び第3ゲート電極をそれぞれが有する第1半導体素子及び第2半導体素子であって、前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極は互いに独立して制御され、前記第1ゲート電極がターンオンしてからターンオフするまでの期間において、前記第2ゲート電極のオン期間は、前記第1ゲート電極のオン期間よりも短く、前記第3ゲート電極のオン期間は、前記第2ゲート電極のオン期間よりも短い、第1半導体素子及び第2半導体素子と、前記第1半導体素子及び前記第2半導体素子を駆動する駆動装置と、を備える。前記第1半導体素子の前記第3ゲート電極の電圧は、前記第1半導体素子の前記第1ゲート電極及び前記第2ゲート電極をオフにするパルス信号が前記駆動装置に入力されてから、前記第2半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかがオン電圧に達するまでの間に、しきい値電圧以下である第1オフ電圧から前記第1オフ電圧よりも低い第2オフ電圧に遷移し、前記第2半導体素子の前記第3ゲート電極の電圧は、前記第2半導体素子の前記第1ゲート電極及び前記第2ゲート電極をオフにするパルス信号が前記駆動装置に入力されてから、前記第1半導体素子の前記第1ゲート電極、前記第2ゲート電極、及び前記第3ゲート電極のいずれかがオン電圧に達するまでの間に、しきい値電圧以下である第3オフ電圧から前記第3オフ電圧よりも低い第4オフ電圧に遷移する。
【図面の簡単な説明】
【0006】
実施形態の半導体モジュールの構成を示す模式図である。
実施形態の半導体素子の断面斜視図である。
(a)~(f)は、実施形態の半導体素子のゲート電圧のタイミングチャートである。
(a)~(f)は、実施形態の半導体素子のゲート電圧のタイミングチャートである。
(a)及び(b)はパルスジェネレータが出力するパルス信号のタイミングチャートであり、(c)及び(d)は実施形態の半導体素子のゲート電圧のタイミングチャートである。
【発明を実施するための形態】
【0007】
以下に、各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。
【0008】
図1に示すように、実施形態の半導体モジュール1は、第1半導体素子101と、第2半導体素子102と、第1半導体素子101及び第2半導体素子102を駆動する駆動装置50とを備える。
【0009】
第1半導体素子101及び第2半導体素子102は、例えば、IGBTであり、同じ構成を有する。本明細書において、第1半導体素子101と第2半導体素子102とを区別せずに、単に半導体素子100と言う場合もある。
【0010】
第1半導体素子101及び第2半導体素子102のそれぞれは、コレクタ電極22、エミッタ電極21、第1ゲート電極MG、第2ゲート電極CGp、及び第3ゲート電極CGsを有する。第1ゲート電極MG、第2ゲート電極CGp、及び第3ゲート電極CGsは、互いに、電気的に独立している。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

株式会社東芝
電池
27日前
株式会社東芝
除去装置
6日前
株式会社東芝
電源回路
27日前
株式会社東芝
電解装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
28日前
株式会社東芝
半導体装置
24日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
28日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
ストレージ
27日前
株式会社東芝
コンデンサ
27日前
株式会社東芝
真空バルブ
8日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
24日前
株式会社東芝
半導体装置
24日前
株式会社東芝
半導体装置
27日前
株式会社東芝
真空バルブ
1か月前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
株式会社東芝
半導体装置
27日前
続きを見る