特許ウォッチ

公開番号2024106263
公報種別公開特許公報(A)
公開日2024-08-07
出願番号2023010516
出願日2023-01-26
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H10B 43/27 20230101AFI20240731BHJP()
要約【課題】半導体記憶装置の歩留まりを向上させる。
【解決手段】実施形態の半導体記憶装置は、第1導電体23、第1絶縁体34、第2導電体80、メモリピラー、第2絶縁体82、及び第3絶縁体81を備える。第1導電体及び第1絶縁体は、第1方向において並ぶ。第2導電体は、第1方向に延び、第1導電体及び前記第1絶縁体を貫く。メモリピラーは、第1方向に延び、第1導電体及び第1絶縁体を貫き、半導体を含む。第2絶縁体は、第1導電体と第2導電体との間に設けられる。第3絶縁体は、第2絶縁体と第1導電体との間に設けられた第1部分と、第2絶縁体の第1方向における一方側の面に設けられた部分と、第2絶縁体の第1方向における他方側の面に設けられた部分とを有する。第3絶縁体のエッチングレートは、第2絶縁体のエッチングレートよりも小さい。
【選択図】図12
特許請求の範囲【請求項１】
第１方向に並ぶ第１導電体及び第１絶縁体と、
前記第１方向に延び、前記第１導電体及び前記第１絶縁体を貫く第２導電体と、
前記第１方向に延び、前記第１導電体及び前記第１絶縁体を貫き、半導体を含むメモリピラーと、
前記第１導電体と前記第２導電体との間に設けられた第２絶縁体と、
前記第２絶縁体と前記第１導電体との間に設けられた第１部分と、前記第２絶縁体の前記第１方向における一方側の面に設けられた部分と、前記第２絶縁体の前記第１方向における他方側の面に設けられた部分とを有する第３絶縁体と、
を備え、
前記第３絶縁体のエッチングレートは、前記第２絶縁体のエッチングレートよりも小さい、
半導体記憶装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１導電体及び前記第１絶縁体の前記第１方向における前記一方側に設けられた第３導電体を更に備え、
前記メモリピラーは、前記第３導電体を貫き、
前記第２導電体の前記第１方向における前記一方側の面は、前記第３導電体の前記第１方向における前記他方側の面に接する、
請求項１に記載の半導体記憶装置。
【請求項３】
前記第３絶縁体は、前記第１絶縁体と前記第２導電体との間に設けられた第２部分を更に有し、
前記第１部分と前記第２導電体との前記第１方向と交差する方向における距離は、
前記第２部分と前記第２導電体との前記第１方向と交差する前記方向における距離よりも大きい、
請求項１に記載の半導体記憶装置。
【請求項４】
前記第１方向に延び、前記第１導電体及び前記第１絶縁体を貫く第４絶縁体を更に備え、
前記第３絶縁体は、前記第４絶縁体に接しつつ、前記第４絶縁体と前記第２導電体との間に設けられた第３部分と、前記第２絶縁体と前記第４絶縁体との間に設けられた部分と、を更に有し、
前記第１部分と前記第２導電体との前記第１方向と交差する方向における距離は、
前記第３部分と前記第２導電体との前記第１方向と交差する方向における距離よりも大きい、
請求項１に記載の半導体記憶装置。
【請求項５】
第１方向に並ぶ第１導電体及び第１絶縁体と、
前記第１方向に延び、前記第１導電体及び前記第１絶縁体を貫く第２導電体と、
前記第１導電体及び前記第１絶縁体の前記第１方向における一方側に設けられた第３導電体と、
前記第１方向に延び、前記第１導電体、前記第１絶縁体、及び前記第３導電体を貫き、半導体を含むメモリピラーと、
前記第１方向と交差する方向における前記第２導電体の周囲を覆うスペーサ絶縁体と、
を備え、
前記第２導電体の前記第１方向における前記一方側の面は、前記第３導電体の前記第１方向における他方側の面に接し、
前記スペーサ絶縁体は、前記第１導電体と前記第２導電体との間に設けられた部分に前記第１導電体側への突出部を有し、
前記突出部は、前記第１導電体を含む第１層の前記第１方向における前記一方側の端部及び前記他方側の端部で、前記第１方向と交差する前記方向に沿って延びる、
半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体記憶装置に関する。
続きを表示（約 3,900 文字）【背景技術】
【０００２】
データを不揮発に記憶することが可能なＮＡＮＤ型フラッシュメモリが知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－２７２９０号公報
特開２０２１－１５０４０８号公報
特開２０１８－１５２４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体記憶装置の歩留まりを向上させる。
【課題を解決するための手段】
【０００５】
実施形態の半導体記憶装置は、第１導電体、第１絶縁体、第２導電体、メモリピラー、第２絶縁体、及び第３絶縁体を備える。第１導電体及び第１絶縁体は、第１方向において並ぶ。第２導電体は、第１方向に延び、第１導電体及び前記第１絶縁体を貫く。メモリピラーは、第１方向に延び、第１導電体及び第１絶縁体を貫き、半導体を含む。第２絶縁体は、第１導電体と第２導電体との間に設けられる。第３絶縁体は、第２絶縁体と第１導電体との間に設けられた第１部分と、第２絶縁体の第１方向における一方側の面に設けられた部分と、第２絶縁体の第１方向における他方側の面に設けられた部分とを有する。第３絶縁体のエッチングレートは、第２絶縁体のエッチングレートよりも小さい。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る半導体記憶装置１の構成要素及び構成要素の接続の例を示す。
図２は、第１実施形態に係る半導体記憶装置１が備える１つのブロックＢＬＫの構成要素及び構成要素の接続を示す。
図３は、第１実施形態に係る半導体記憶装置１のメモリセルアレイの一部の平面レイアウトの例を示す。
図４は、第１実施形態に係る半導体記憶装置１の備えるメモリセルアレイ１０のメモリ領域の一部の平面レイアウトの一例を示す。
図５は、第１実施形態に係る半導体記憶装置１のメモリ領域ＭＡの一部の断面構造の一例を示す。
図６は、第１実施形態に係る半導体記憶装置１におけるメモリピラーＭＰの断面構造の一例を示す。
図７は、第１実施形態に係る半導体記憶装置１の引出し領域ＨＡ１の一部の平面レイアウトの例を示す。
図８は、図７の領域ＶＩＩＩの拡大図であり、コンタクトプラグＣＣ周辺の断面構造の一例を示す。
図９は、第１実施形態に係る半導体記憶装置１のメモリ領域ＭＡ及び引出し領域ＨＡ１の一部の断面の構造を示す。
図１０は、第１実施形態に係る半導体記憶装置１の引出し領域ＨＡ１の一部の断面の構造を示す。
図１１は、図１０の領域ＸＩの拡大図であり、ＨＲ接触部ＳＥにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図１２は、図９の領域ＸＩＩの拡大図であり、ＨＲ非接触部ＮＳにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図１３は、第１実施形態に係る半導体記憶装置１におけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図１４は、第１実施形態に係る半導体記憶装置１の製造方法の一例であるフローチャートを示す。
図１５は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図１６は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図１７は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図１８は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図１９は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２０は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２１は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２２は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２３は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２４は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２５は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２６は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２７は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２８は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図２９は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３０は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３１は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３２は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３３は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３４は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３５は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３６は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３７は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３８は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図３９は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図４０は、第１実施形態に係る半導体記憶装置１の製造工程中の一ステップでの断面の構造の例を示す。
図４１は、第１実施形態の比較例に係るＨＲ非接触部ＮＳｒにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図４２は、第１実施形態の第１変形例に係るＨＲ非接触部ＮＳｂにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図４３は、第１実施形態の第２変形例に係るＨＲ非接触部ＮＳｃにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図４４は、第１実施形態の第３変形例に係るＨＲ非接触部ＮＳ＿１ｄにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図４５は、第１実施形態の第３変形例に係るＨＲ非接触部ＮＳ＿２ｄにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図４６は、第１実施形態の第４変形例に係るＨＲ接触部ＳＥにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
図４７は、第１実施形態の第４変形例に係るＨＲ非接触部ＮＳにおけるコンタクトプラグＣＣ周辺の断面構造の一例を示す。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。或る実施形態又は相違する実施形態での略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。或る記述済みの実施形態に後続する実施形態では、記述済みの実施形態と異なる点が主に記述される。或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【０００８】
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。したがって、具体的な厚みや寸法は以下の説明を参酌して判断されるべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。また、或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定しない。
【０００９】
また、実施形態の方法のフローにおけるいずれのステップも、例示の順序に限定されず、そうでないと示されない限り、例示の順序とは異なる順序で及び（又は）別のステップと並行して起こることが可能である。
【００１０】
以下の説明では、ｘ軸、ｙ軸、ｚ軸からなる直交座標系が使用される。以下の記述において、「下」との記述及びその派生語並びに関連語は、ｚ軸上のより小さい座標の位置を指し、「上」との記述及びその派生語並びに関連語は、ｚ軸上のより大きい座標の位置を指す。
（【００１１】以降は省略されています）

関連特許