特許ウォッチ

公開番号2024066151
公報種別公開特許公報(A)
公開日2024-05-15
出願番号2022175505
出願日2022-11-01
発明の名称トレンチゲート型のスイッチング素子とその製造方法
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H01L 29/78 20060101AFI20240508BHJP(基本的電気素子)
要約【課題】層間絶縁膜の絶縁性能の劣化を抑制する。
【解決手段】トレンチゲート型のスイッチング素子であって、上面にトレンチが形成されている半導体基板と、ゲート電極と、層間絶縁膜と、上部電極を有する。前記ゲート電極は、前記トレンチ内に配置されている。前記ゲート電極の上面は、前記半導体基板の前記上面よりも下側に位置している。前記層間絶縁膜は、前記半導体基板の前記上面に接していない状態で前記ゲート電極の前記上面を覆っている。前記上部電極は、前記半導体基板の前記上面と前記層間絶縁膜の前記上面を覆っている。前記層間絶縁膜の前記上面が、凸部と、前記凸部と前記トレンチの各側面の間に設けられた特定表面を有している。前記各特定表面が、前記凸部に近づくに従って下側に変位するように前記半導体基板の前記上面に対して傾斜している、または、前記半導体基板の前記上面と平行である。
【選択図】図2
特許請求の範囲【請求項１】
トレンチゲート型のスイッチング素子であって、
上面にトレンチ（１４）が形成されている半導体基板（１２）と、
前記トレンチの内面を覆うゲート絶縁膜（１６）と、
前記トレンチ内に配置されているゲート電極（１８）であって、前記ゲート絶縁膜によって前記半導体基板から絶縁されており、前記ゲート電極の上面が前記半導体基板の前記上面よりも下側に位置している前記ゲート電極と、
前記半導体基板の前記上面に接していない状態で前記ゲート電極の前記上面を覆っている層間絶縁膜（２０）と、
前記半導体基板の前記上面と前記層間絶縁膜の上面を覆っており、前記層間絶縁膜によって前記ゲート電極から絶縁されている上部電極（２２）、
を有し、
前記層間絶縁膜の前記上面が、凸部（４０）と、前記凸部と前記トレンチの各側面の間に設けられた特定表面（４２）を有し、
前記各特定表面が、前記凸部に近づくに従って下側に変位するように前記半導体基板の前記上面に対して傾斜している、または、前記半導体基板の前記上面と平行である、
スイッチング素子。
続きを表示（約 1,100 文字）【請求項２】
前記半導体基板の前記上面に対する前記特定表面の傾斜角度が３０度以下である、請求項１に記載のスイッチング素子。
【請求項３】
前記凸部の上端が、前記半導体基板の前記上面よりも下側に位置している、請求項１または２に記載のスイッチング素子。
【請求項４】
前記層間絶縁膜の前記上面が複数の前記凸部を有する、請求項１または２に記載のスイッチング素子。
【請求項５】
スイッチング素子の製造方法であって、
ウエハであって、
上面にトレンチが形成されている半導体基板と、
前記トレンチの内面を覆うゲート絶縁膜と、
前記トレンチ内に配置されているゲート電極であって、前記ゲート絶縁膜によって前記半導体基板から絶縁されており、前記ゲート電極の上面が前記半導体基板の前記上面よりも下側に位置している前記ゲート電極、
を有する前記ウエハを準備する工程と、
前記半導体基板の前記上面と前記ゲート電極の前記上面を覆っており、前記トレンチの中央の上部に凹部を有する層間絶縁膜を形成する工程と、
前記層間絶縁膜の前記上面を覆うポリシリコン層を形成する工程と、
前記ポリシリコン層をエッチングすることによって、前記凹部の外側の前記ポリシリコン層を除去し、前記凹部内に前記ポリシリコン層を残存させる工程と、
前記ポリシリコン層に対するエッチングレートが前記層間絶縁膜に対するエッチングレートよりも低いエッチング方法によって前記ポリシリコン層と前記層間絶縁膜をエッチングする工程であって、
・前記ポリシリコン層を除去する、
・前記半導体基板の前記上面を覆う前記層間絶縁膜を除去する、
・前記トレンチ内に前記ゲート電極の前記上面を覆う前記層間絶縁膜を残存させる、
・残存させる前記層間絶縁膜の上面のうちの前記ポリシリコン層の直下の位置に凸部が形成される、
・残存させる前記層間絶縁膜の前記上面のうちの前記凸部と前記トレンチの各側面の間に特定表面が形成される、
・前記各特定表面が、前記凸部に近づくに従って下側に変位するように前記半導体基板の前記上面に対して傾斜している、または、前記半導体基板の前記上面と平行である、
という条件を満たすように前記ポリシリコン層と前記層間絶縁膜をエッチングする工程と、
前記半導体基板の前記上面と前記層間絶縁膜の前記上面を覆っており、前記層間絶縁膜によって前記ゲート電極から絶縁されている上部電極を形成する工程、
を有する製造方法。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、トレンチゲート型のスイッチング素子に関する。
続きを表示（約 3,100 文字）【０００２】
トレンチゲート型のスイッチング素子は、トレンチ内に配置されているゲート電極と、ゲート電極の上面を覆う層間絶縁膜と、層間絶縁膜の上面と半導体基板の上面とを覆う上部電極を有する。上部電極は、層間絶縁膜によってゲート電極から絶縁されている。スイッチング素子の小型化のために、層間絶縁膜を半導体基板の上面を覆わない状態でゲート電極の上部に形成する技術が知られている。この技術では、まず、半導体基板の上面とトレンチ内のゲート電極の上面に層間絶縁膜を形成する。次に、層間絶縁膜をエッチングして、トレンチの外部の層間絶縁膜を除去し、ゲート電極の上部に層間絶縁膜を残存させる。これにより、層間絶縁膜を半導体基板の上面を覆わない状態でゲート電極の上部に設けることができる。しかし、この技術では、エッチングにおいてゲート電極の上部の層間絶縁膜まで除去される場合があり、エッチングの制御が困難という問題があった。これに対し、特許文献１には、上面に凸部が設けられた層間絶縁膜が開示されている。この構造では、層間絶縁膜をゲート電極の上部に容易に残存させることができる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１０２４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１１に示すように、特許文献１では、層間絶縁膜１２０の厚みが、トレンチの中央部からトレンチの両側面に近づくに従って薄くなっている。すなわち、層間絶縁膜１２０の側面が、トレンチの両側面に近づくに従って下側に変位するように傾斜する傾斜面１２０ａとなっている。このため、トレンチの側面と層間絶縁膜１２０の傾斜面１２０ａによって、Ｖ字状の溝が形成されている。Ｖ字状の溝内には、上部電極１２２が充填されている。したがって、上部電極１２２は、トレンチの側面近傍において、下側に向かって鋭く突出する突出部１２２ａを有している。スイッチング素子の使用時にゲート電極１１８と上部電極１２２の間に電位差が生じると、層間絶縁膜１２０に電界が加わる。このとき、層間絶縁膜１２０に向かって鋭く突出する突出部１２２ａ近傍において、電界集中が生じる。すなわち、突出部１２２ａ近傍において層間絶縁膜１２０に高電界が印加される。このため、層間絶縁膜１２０の絶縁性能が劣化する場合がある。本明細書では、層間絶縁膜の絶縁性能の劣化を抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示するトレンチゲート型のスイッチング素子は、半導体基板と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、上部電極を有する。前記半導体基板の上面にトレンチが形成されている。前記ゲート絶縁膜は、前記トレンチの内面を覆っている。前記ゲート電極は、前記トレンチ内に配置されている。前記ゲート電極は、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記ゲート電極の上面は、前記半導体基板の前記上面よりも下側に位置している。前記層間絶縁膜は、前記半導体基板の前記上面に接していない状態で前記ゲート電極の前記上面を覆っている。前記上部電極は、前記半導体基板の前記上面と前記層間絶縁膜の前記上面を覆っており、前記層間絶縁膜によって前記ゲート電極から絶縁されている。前記層間絶縁膜の前記上面が、凸部と、前記凸部と前記トレンチの各側面の間に設けられた特定表面を有している。前記各特定表面が、前記凸部に近づくに従って下側に変位するように前記半導体基板の前記上面に対して傾斜している、または、前記半導体基板の前記上面と平行である。
【０００６】
このスイッチング素子では、層間絶縁膜の上面が、凸部とトレンチの各側面の間に設けられた特定表面を有している。各特定表面が、凸部に近づくに従って下側に変位するように半導体基板の上面に対して傾斜している、または、半導体基板の上面と平行である。したがって、上部電極は、トレンチの側面近傍において下側に向かって鋭く突出する突出部を有していない。このため、層間絶縁膜に対する電界集中を抑制でき、層間絶縁膜の絶縁性能の劣化を抑制できる。
【０００７】
また、本明細書は、トレンチゲート型のスイッチング素子の製造方法を提案する。この製造方法は、ウエハを準備する工程を有する。前記ウエハは、半導体基板と、ゲート絶縁膜と、ゲート電極を有する。前記半導体基板の上面に、トレンチが形成されている。前記ゲート絶縁膜は、前記トレンチの内面を覆っている。前記ゲート電極は、前記トレンチ内に配置されている。前記ゲート電極は、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記ゲート電極の上面は、前記半導体基板の前記上面よりも下側に位置している。前記製造方法は、前記半導体基板の前記上面と前記ゲート電極の前記上面を覆っているとともに前記トレンチの中央の上部に凹部を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の前記上面を覆うポリシリコン層を形成する工程と、前記ポリシリコン層をエッチングすることによって前記凹部の外側の前記ポリシリコン層を除去して前記凹部内に前記ポリシリコン層を残存させる工程と、前記ポリシリコン層に対するエッチングレートが前記層間絶縁膜に対するエッチングレートよりも低いエッチング方法によって前記ポリシリコン層と前記層間絶縁膜をエッチングする工程を有する。前記層間絶縁膜をエッチングする前記工程では、・前記ポリシリコン層を除去する、・前記半導体基板の前記上面を覆う前記層間絶縁膜を除去する、・前記トレンチ内に前記ゲート電極の前記上面を覆う前記層間絶縁膜を残存させる、・残存させる前記層間絶縁膜の上面のうちの前記ポリシリコン層の直下の位置に凸部を形成される、・残存させる前記層間絶縁膜の前記上面のうちの前記凸部と前記トレンチの各側面の間に特定表面が形成される、・前記各特定表面が、前記凸部に近づくに従って下側に変位するように前記半導体基板の前記上面に対して傾斜している、または、前記半導体基板の前記上面と平行である、という条件を満たすように前記ポリシリコン層と前記層間絶縁膜をエッチングする。前記製造方法は、前記半導体基板の前記上面と前記層間絶縁膜の前記上面を覆っており、前記層間絶縁膜によって前記ゲート電極から絶縁されている上部電極を形成する工程、を有する。
【０００８】
この製造方法によれば、層間絶縁膜で電界集中が生じ難いスイッチング素子を製造できる。
【図面の簡単な説明】
【０００９】
スイッチング素子の断面図。
トレンチの拡大断面図（特定表面が傾斜している場合）。
トレンチの拡大断面図（特定表面が傾斜していない場合）。
スイッチング素子の製造方法の説明図。
スイッチング素子の製造方法の説明図。
スイッチング素子の製造方法の説明図。
スイッチング素子の製造方法の説明図。
スイッチング素子の製造方法の説明図。
スイッチング素子の製造方法の説明図。
変形例のスイッチング素子の拡大断面図。
特許文献１のスイッチング素子の断面図。
【発明を実施するための形態】
【００１０】
本明細書が開示するスイッチング素子においては、前記半導体基板の前記上面に対する前記特定表面の傾斜角度が３０度以下であってもよい。
（【００１１】以降は省略されています）

関連特許