特許ウォッチ

公開番号2024046844
公報種別公開特許公報(A)
公開日2024-04-05
出願番号2022152171
出願日2022-09-26
発明の名称突入電流抑制回路
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人酒井国際特許事務所
主分類H02M 1/00 20070101AFI20240329BHJP(電力の発電,変換,配電)
要約【課題】突入電流を抑制することができるとともに、回路特性への影響を抑制可能な突入電流抑制回路を提供する。
【解決手段】実施形態の突入電流抑制回路は、ノーマリーオントランジスタと、ノーマリーオントランジスタと直列に接続されたノーマリーオフトランジスタと、ノーマリーオントランジスタを駆動する第1駆動回路と、ノーマリーオフトランジスタを駆動する第2駆動回路と、第1駆動回路の出力と前記ノーマリーオフトランジスタの出力端子との間に接続されたダイオードと、第1駆動回路及び前記第2駆動回路へ供給される電源電流の平滑化を行う第1電源平滑回路と、第1電源平滑回路を経由する電流経路の接続/遮断を切り替えるスイッチ回路と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
ノーマリーオントランジスタと、
前記ノーマリーオントランジスタと直列に接続されたノーマリーオフトランジスタと、
前記ノーマリーオントランジスタを駆動する第１駆動回路と、
前記ノーマリーオフトランジスタを駆動する第２駆動回路と、
前記第１駆動回路の出力と前記ノーマリーオフトランジスタの出力端子との間に接続されたダイオードと、
前記第１駆動回路及び前記第２駆動回路へ供給される電源電流の平滑化を行う第１電源平滑回路と、
前記第１電源平滑回路を経由する電流経路の接続／遮断を切り替えるスイッチ回路と、
を備える突入電流抑制回路。
続きを表示（約 1,000 文字）【請求項２】
前記スイッチ回路は、前記第１電源平滑回路の高電位側あるいは低電位側のいずれか一方に接続されている、
請求項１に記載の突入電流抑制回路。
【請求項３】
ノーマリーオントランジスタと、
前記ノーマリーオントランジスタと直列に接続されたノーマリーオフトランジスタと、
前記ノーマリーオントランジスタを駆動する第１駆動回路と、
前記ノーマリーオフトランジスタを駆動する第２駆動回路と、
前記第１駆動回路の出力と前記ノーマリーオフトランジスタの出力端子との間に接続されたダイオードと、
前記第１駆動回路及び前記第２駆動回路へ供給される電源電流の平滑化を行う第１電源平滑回路と、
前記第１電源平滑回路を経由する電流経路における電流量を制限する電流制限部と、
を備える突入電流抑制回路。
【請求項４】
前記電流制限部に対し、並列に形成され、電流経路の形成／非形成を切り替え可能な流路形成部を備えた、
請求項３に記載の突入電流抑制回路。
【請求項５】
前記電流制限部は、抵抗あるいはインダクタとして構成されている、
請求項３に記載の突入電流抑制回路。
【請求項６】
前記電流経路は、前記第１駆動回路及び前記ダイオードを含む、
請求項１又は請求項３に記載の突入電流抑制回路。
【請求項７】
前記第１電源平滑回路に対して並列に前記第１電源平滑回路の容量よりも小さい容量を有する第２電源平滑回路を備えた、
請求項４に記載の突入電流抑制回路。
【請求項８】
前記流路形成部は、スイッチング素子として構成されている、
請求項７に記載の突入電流抑制回路。
【請求項９】
前記第１電源平滑回路の低電位電源側の端子と前記第２電源平滑回路の低電位側の端子とを前記スイッチング素子の高電位側で共通接続した、
請求項８に記載の突入電流抑制回路。
【請求項１０】
前記電流制限部は、抵抗あるいはインダクタとして構成され、
前記電流制限部に対し、並列に形成され、電流経路の形成／非形成を切り替え可能な流路形成部としてのスイッチング素子を備え、
前記スイッチング素子は、前記第１電源平滑回路と低電位側電源との間に設けられている、
請求項３に記載の突入電流抑制回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、突入電流抑制回路に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、電力変換回路におけるスイッチング素子の一つとして、ＧａＮ－ＮチャネルＭＯＳトランジスタと、ＰチャネルＬＤＭＯＳトランジスタと、を直列接続した構成が知られている。
【０００３】
上記構成において、主回路電源の電圧を印加後、ゲートドライバやＵＶＬＯ等の電源となる絶縁電源が起動するまでの間、ＧａＮ－ＮチャネルＭＯＳトランジスタのオフ状態及びＰチャネルＬＤＭＯＳトランジスタのオフ状態を維持するために必要な回路の待機電力は、主回路電源から得るしかなかった。
【０００４】
したがって、必然的にＧａＮ－ＮチャネルＭＯＳトランジスタを通って容量チャージし、ＧａＮ－ＮチャネルＭＯＳトランジスタのゲートと、ＰチャネルＬＤＭＯＳトランジスタのドレインとの間に接続されたダイオードを通る電流が発生する。
この電流値によっては定格値の大きなダイオードを選択せざるを得ないため、端子間容量も大きくなるなどの回路特性に影響が出てくることとなっていた。
【先行技術文献】
【特許文献】
【０００５】
米国特許第１０，７１５，１３１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、特許文献１記載の技術ではＧａＮ-ＮチャネルＭＯＳトランジスタと、ＰチャネルＬＤＭＯＳトランジスタ間で絶縁電源へ配線されるノードにトランジスタスイッチを設けて主回路電源起動時にはオフ状態で電流経路を遮断し、絶縁電源起動後にはオン状態でスイッチングには影響ないようにしている。
しかし、主回路電源起動時にトランジスタスイッチをオフ状態にしておくと完全に電流経路を遮断しているために、ＧａＮ－ＮチャネルＭＯＳトランジスタのオフ状態及びＰチャネルＬＤＭＯＳトランジスタのオフ状態を維持するために必要な回路の待機電力を得ることができず、ＧａＮ－ＮチャネルＭＯＳトランジスタおよびＰチャネルＬＤＭＯＳトランジスタはオン状態になり得る。
そのため、ＰチャネルＬＤＭＯＳトランジスタにはゲート、ソース間に抵抗器を装荷してＰチャネルＬＤＭＯＳトランジスタがオン状態になるのを抑制する構成をとっていた。
しかしながら、抵抗器の抵抗値によっては、回路特性に影響を与えたり、ＰチャネルＬＤＭＯＳトランジスタがオン状態になるのを抑制できない虞があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、突入電流を抑制することができるとともに、回路特性への影響を抑制できる突入電流抑制回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
実施形態の突入電流抑制回路は、ノーマリーオントランジスタと、前記ノーマリーオントランジスタと直列に接続されたノーマリーオフトランジスタと、前記ノーマリーオントランジスタを駆動する第１駆動回路と、前記ノーマリーオフトランジスタを駆動する第２駆動回路と、前記第１駆動回路の出力と前記ノーマリーオフトランジスタの出力端子との間に接続されたダイオードと、前記第１駆動回路及び前記第２駆動回路へ供給される電源電流の平滑化を行う第１電源平滑回路と、前記第１電源平滑回路を経由する電流経路の接続／遮断を切り替えるスイッチ回路と、を備える。
【図面の簡単な説明】
【０００９】
図１は、第１実施形態の電力変換回路の概要構成説明図である。
図２は、従来の回路構成の一例の説明図である。
図３は、第１実施形態の動作説明図である。
図４は、スイッチ回路の切替タイミングの説明図である。
図５は、第１実施形態の変形例の説明図である。
図６は、第１実施形態の第２変形例の説明図である。
図７は、第２実施形態の電力変換回路の概要構成図である。
図８は、第２実施形態の電力変換回路の要部構成説明図である。
図９は、第２実施形態の第２変形例の説明図である。
【発明を実施するための形態】
【００１０】
次に図面を参照して、実施形態について詳細に説明する。
まず、実施形態の目的について説明する。
電力変換回路におけるスイッチング素子の一つとして、ＧａＮ－ＮチャネルＭＯＳトランジスタと、ＰチャネルＬＤＭＯＳトランジスタと、を直列接続した構成において、主回路電源の電圧を印加後、ゲートドライバやＵＶＬＯ等の電源となる絶縁電源が起動するまでの間、ＧａＮ－ＮチャネルＭＯＳトランジスタのオフ状態及びＰチャネルＬＤＭＯＳトランジスタのオフ状態を維持するために必要な回路の待機電力は、主回路電源から得るしかない。
（【００１１】以降は省略されています）

関連特許