特許ウォッチ

公開番号2024042912
公報種別公開特許公報(A)
公開日2024-03-29
出願番号2022147834
出願日2022-09-16
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 29/78 20060101AFI20240322BHJP(基本的電気素子)
要約【課題】オン抵抗を低減可能な半導体装置を提供する。
【解決手段】半導体装置は、第1電極と、前記第1電極上に配置された半導体部分と、前記半導体部分上の第1領域に配置された第2電極と、前記半導体部分上の第2領域に配置された第3電極と、前記半導体部分内の前記第1領域及び前記第2領域に配置された絶縁部材と、前記絶縁部材内の前記第1領域及び前記第2領域に配置された第4電極と、前記絶縁部材内の前記第1領域及び前記第2領域であって前記第1電極と前記第4電極の間に配置された第5電極と、前記第2領域に配置され、前記第3電極、前記第4電極、及び、前記第5電極に接続された導電部材と、を備える。
【選択図】図2

特許請求の範囲【請求項１】
第１電極と、
前記第１電極上に配置された半導体部分と、
前記半導体部分上の第１領域に配置された第２電極と、
前記半導体部分上の第２領域に配置された第３電極と、
前記半導体部分内の前記第１領域及び前記第２領域に配置された絶縁部材と、
前記絶縁部材内の前記第１領域及び前記第２領域に配置された第４電極と、
前記絶縁部材内の前記第１領域及び前記第２領域であって前記第１電極と前記第４電極の間に配置された第５電極と、
少なくとも前記第２領域に配置され、前記第３電極、前記第４電極、及び、前記第５電極に接続された導電部材と、
を備えた半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記半導体部分は、
前記第１電極に接続され、第１導電型の第１半導体層と、
前記第１半導体層上に配置され、第２導電型の第２半導体層と、
前記第２半導体層上の一部に配置され、前記第２電極に接続され、第１導電型の第３半導体層と、
を有し、
前記第４電極は、前記絶縁部材の一部を介して、前記第２半導体層及び前記第３半導体層に対向しており、
前記第５電極は、前記絶縁部材の他の一部を介して、前記第１半導体層に対向している請求項１に記載の半導体装置。
【請求項３】
前記導電部材は金属を含む請求項１に記載の半導体装置。
【請求項４】
前記導電部材は、前記第１電極と前記第２電極が配列された第１方向において、前記第４電極を貫通している請求項１に記載の半導体装置。
【請求項５】
前記絶縁部材、前記第４電極、前記第５電極、及び、前記導電部材はそれぞれ複数設けられており、
前記複数の絶縁部材、前記複数の第４電極、前記複数の第５電極は、それぞれ、前記第１電極と前記第２電極が配列された第１方向に対して交差する第２方向に沿って配列されており、
各前記絶縁部材、各前記第４電極、及び、各前記第５電極は、前記第１方向及び前記第２方向に対して交差する第３方向に延びており、
前記複数の第４電極及び前記複数の第５電極は、前記第２領域において前記第３電極に共通接続されている請求項１～４のいずれか１つに記載の半導体装置。
【請求項６】
前記複数の導電部材は、前記第１領域には配置されていない請求項５に記載の半導体装置。
【請求項７】
前記複数の導電部材は、前記第２方向に沿って配列されている請求項５に記載の半導体装置。
【請求項８】
前記第２方向において隣り合う２つの前記第４電極に接続された２つの前記導電部材の前記第３方向における位置は相互に異なっている請求項５に記載の半導体装置。
【請求項９】
各前記導電部材の下部は前記第３方向に延びており、
前記導電部材の前記下部は前記第１領域にも配置されている請求項５に記載の半導体装置。
【請求項１０】
前記第４電極及び前記第５電極はシリコンを含む請求項１～４のいずれか１つに記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
電力制御用の半導体装置として、トレンチゲート型のＭＯＳＦＥＴが用いられている。このような半導体装置においては、オフ状態時の電界集中を緩和してソース－ドレイン間の耐圧を向上させるために、トレンチゲートの下方にフィールドプレート電極（以下、「ＦＰ電極」という）を設けることがある。一方、電力制御用の半導体装置においては、オン状態時のソース－ドレイン間の抵抗（以下、「オン抵抗」という）をできるだけ低減することが要望されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－００９２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、オン抵抗を低減可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、前記第１電極上に配置された半導体部分と、前記半導体部分上の第１領域に配置された第２電極と、前記半導体部分上の第２領域に配置された第３電極と、前記半導体部分内の前記第１領域及び前記第２領域に配置された絶縁部材と、前記絶縁部材内の前記第１領域及び前記第２領域に配置された第４電極と、前記絶縁部材内の前記第１領域及び前記第２領域であって前記第１電極と前記第４電極の間に配置された第５電極と、前記第２領域に配置され、前記第３電極、前記第４電極、及び、前記第５電極に接続された導電部材と、を備える。
【図面の簡単な説明】
【０００６】
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１の領域Ａを示す一部拡大上面図である。
図３は、図２に示すＢ－Ｂ’線による断面図である。
図４は、図２に示すＣ－Ｃ’線による断面図である。
図５は、図２に示すＤ－Ｄ’線による断面図である。
図６は、比較例に係る半導体装置を示す断面図である。
図７は、第２の実施形態に係る半導体装置を示す一部拡大上面図である。
図８（ａ）は図７に示すＥ－Ｅ’線による断面図であり、図８（ｂ）は図７に示すＦ－Ｆ’線による断面図である。
図９は、第３の実施形態に係る半導体装置を示す一部拡大上面図である。
図１０（ａ）は図９に示すＧ－Ｇ’線による断面図であり、図１０（ｂ）は図９に示すＨ－Ｈ’線による断面図である。
図１１は、第４の実施形態に係る半導体装置を示す一部拡大上面図である。
図１２（ａ）は図１１に示すＩ－Ｉ’線による断面図であり、図１２（ｂ）は図１１に示すＪ－Ｊ’線による断面図である。
【発明を実施するための形態】
【０００７】
＜第１の実施形態＞
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１の領域Ａを示す一部拡大上面図である。
図３は、図２に示すＢ－Ｂ’線による断面図である。
図４は、図２に示すＣ－Ｃ’線による断面図である。
図５は、図２に示すＤ－Ｄ’線による断面図である。
なお、各図は模式的又は概念的なものであり、適宜簡略化又は強調されている。また、同じ構成要素であっても、図間において寸法比や形状が必ずしも整合しているとは限らない。後述する他の図についても同様である。
【０００８】
図１～図５に示すように、本実施形態に係る半導体装置１においては、ドレイン電極１１、ソース電極１２、ゲート配線１３、複数のゲート電極１４、複数のＦＰ（フィールドプレート）電極１５、複数の導電部材１６、複数のソースコンタクト１７、半導体部分２０、複数の絶縁部材３０、絶縁膜３１、及び、絶縁膜３２が設けられている。なお、図２においては、絶縁膜３１及び３２は図示を省略しており、ソース電極１２及びゲート配線１３は二点鎖線で示している。後述する同様な上面図も同様である。
【０００９】
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。ドレイン電極１１とソース電極１２の配列方向を「Ｚ方向」とし、複数のゲート電極１４の配列方向を「Ｙ方向」とし、各ゲート電極１４が延びる方向を「Ｘ方向」とする。また、Ｚ方向のうち、ドレイン電極１１からソース電極１２に向かう方向を「上」ともいい、その逆方向を「下」ともいうが、これらの表現も便宜的なものであり、重力の方向とは無関係である。
【００１０】
半導体装置１においては、セル領域９１（第１領域）と、フィンガー領域９２（第２領域）と、ゲートパッド領域９３と、連結領域９４と、終端領域９５が設定されている。上記各領域は、ＸＹ平面内に設定された領域である。上方から見て、半導体装置１の外周部には、枠状の終端領域９５が配置されている。セル領域９１、フィンガー領域９２、ゲートパッド領域９３及び連結領域９４は、終端領域９５によって囲まれた矩形の領域に配置されている。フィンガー領域９２は、この矩形の領域のＸ方向中央部に配置されており、この矩形の領域をＹ方向に略貫通している。ゲートパッド領域９３は、終端領域９５によって囲まれた矩形の領域の１つの角部に配置されている。連結領域９４は終端領域９５の内縁に沿って、フィンガー領域９２をゲートパッド領域９３に繋ぐように配置されている。連結領域９４は、フィンガー領域９２のＹ方向の一端部とゲートパッド領域９３のＸ方向の一端部に接続されている。
（【００１１】以降は省略されています）

関連特許