特許ウォッチ

公開番号2024081393
公報種別公開特許公報(A)
公開日2024-06-18
出願番号2022194994
出願日2022-12-06
発明の名称増幅回路及び光検出装置
出願人株式会社東芝
代理人個人,個人,個人,個人
主分類H03F 3/45 20060101AFI20240611BHJP(基本電子回路)
要約【課題】大容量負荷だけではなく小容量負荷時にも安定に増幅動作を行うことを可能とする。
【解決手段】増幅回路は、段階的に利得を変化させる第1の利得段及びと、最終利得段と、を含む複数の利得段と、前記複数の利得段により増幅された信号を出力する出力端子と、前記第1の利得段の入力ノードに接続される負入力端子と、前記最終利得段の出力ノードと前記負入力端子との間に接続される帰還回路と、前記最終利得段の出力ノードと前記出力端子との間に接続される第1の抵抗と、第1のトランジスタを有する前記第1の利得段の能動負荷を構成する第1のトランジスタと、前記第1のトランジスタのゲート又はベースに接続される第2の抵抗と、前記第1のトランジスタのゲート又はベースと前記最終利得段の出力ノードとの間に接続配置される容量と、を備える。
【選択図】図2A
特許請求の範囲【請求項１】
段階的に利得を変化させる第１の利得段及び最終利得段を含む複数の利得段と、
前記複数の利得段により増幅された信号を出力する出力端子と、
前記第１の利得段の入力ノードに接続される負入力端子と、
前記最終利得段の出力ノードと前記負入力端子との間に接続される帰還回路と、
前記最終利得段の出力ノードと前記出力端子との間に接続される第１の抵抗と、
第１のトランジスタを有する前記第１の利得段の能動負荷と、
前記第１のトランジスタのゲート又はベースに接続される第２の抵抗と、
前記第１のトランジスタのゲート又はベースと前記最終利得段の出力ノードとの間に接続される容量と、を備える、
増幅回路。
続きを表示（約 1,400 文字）【請求項２】
前記第１のトランジスタのゲート又はベースから前記最終利得段の出力ノードまでの利得は、前記負入力端子に直流信号が入力される場合には、マイナスの極性である、
請求項１に記載の増幅回路。
【請求項３】
前記能動負荷は、前記第１のトランジスタ及び第２のトランジスタを有するカレントミラー回路を含み、
前記第２の抵抗は、前記第１のトランジスタのゲート又はベースと、前記第２のトランジスタのゲート又はベースとの間に接続される、
請求項１に記載の増幅回路。
【請求項４】
前記第２の抵抗は、前記第１のトランジスタのゲート又はベースに接続される一端と、所定のバイアス電圧が供給される他端と、を有する、
請求項１に記載の増幅回路。
【請求項５】
前記第１のトランジスタのトランスコンダクタンスと前記第２の抵抗の抵抗値との積が１以上である、
請求項１に記載の増幅回路。
【請求項６】
前記複数の利得段のそれぞれは、ソース接地増幅回路又はエミッタ接地増幅回路を有する、
請求項１に記載の増幅回路。
【請求項７】
前記第１の利得段は差動回路を有する、
請求項１に記載の増幅回路。
【請求項８】
前記負入力端子に入力される信号とは逆相の信号が入力される正入力端子を備え、
前記第１の利得段は、
前記負入力端子及び前記正入力端子が接続される第１の差動回路と、
前記負入力端子及び前記正入力端子が接続される第２の差動回路と、を有し、
前記容量は、
前記第１の差動回路の能動負荷と前記最終利得段の出力ノードとの間に接続される第１の容量と、
前記第２の差動回路の能動負荷と前記最終利得段の出力ノードとの間に接続される第２の容量と、を有する、
請求項１に記載の増幅回路。
【請求項９】
前記能動負荷に配置され、前記第１のトランジスタ及び第２のトランジスタを有するカレントミラー回路と、
第３のトランジスタを有する前記最終利得段と、
前記第３のトランジスタのゲート又はベースに接続される第３の抵抗と、を備え、
前記容量は、
前記第２のトランジスタのゲート又はベースに接続される一端と、前記最終利得段の出力ノードに接続される他端とを有する第１の容量と、
前記第３のトランジスタのゲート又はベースとドレインとの間で、前記第３の抵抗に直列に接続される第３の容量と、を有する、
請求項１に記載の増幅回路。
【請求項１０】
段階的に利得を変化させる第１の利得段、第２の利得段及び最終利得段を含む複数の利得段と、
前記第１の利得段及び前記最終利得段により増幅された信号を出力する出力端子と、
前記第１の利得段の入力ノードに接続される負入力端子と、
前記最終利得段の出力ノードと前記負入力端子との間に接続される帰還回路と、
前記最終利得段の出力ノードと前記出力端子との間に接続される第１の抵抗と、
前記最終利得段の出力ノードから前記最終利得段の入力ノードへの経路に直列に接続される容量及び前記第２の利得段と、を備える、
増幅回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、増幅回路及び光検出装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
オペアンプ等の増幅回路では、信号経路上のポールで位相遅れが生じ、場合によっては位相遅れが１８０度を超えて発振するおそれがある。そこで、ポールで位相遅れが生じる周波数を低域側又は高域側にシフトさせるために位相補償容量を設けることがある。
【０００３】
増幅回路に大容量負荷が接続される場合、位相補償容量も大きくする必要があり、小型化が困難になる。そこで、大容量負荷に対して小さな位相補償容量を接続するか、又は位相補償容量を用いずに安定に増幅動作を行わせる増幅回路が提案されている。
【０００４】
しかしながら、小容量負荷に対して安定に増幅動作を行わせる技術は提案されていないのが実情である。
【先行技術文献】
【特許文献】
【０００５】
特許第４０９５１７４号
【非特許文献】
【０００６】
IEEE Transactions on Circuits and Systems - II, Vol.62, No.3, pp.246-250, Mar. 2015
IEEE Transactions on Circuits and Systems - II, Vol.54, No.5, pp.382-386, May 2007
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の一実施形態では、大容量負荷だけではなく小容量負荷時にも安定に増幅動作を行うことが可能な増幅回路と、それを用いた光検出装置を提供するものである。
【課題を解決するための手段】
【０００８】
本実施形態に係る増幅回路及び光検出装置は、段階的に利得を変化させる第１の利得段及び最終利得段を含む複数の利得段と、前記複数の利得段により増幅された信号を出力する出力端子と、前記第１の利得段の入力ノードに接続される負入力端子と、前記最終利得段の出力ノードと前記負入力端子との間に接続される帰還回路と、前記最終利得段の出力ノードと前記出力端子との間に接続される第１の抵抗と、第１のトランジスタを有する前記第１の利得段の能動負荷と、前記第１のトランジスタのゲート又はベースに接続される第２の抵抗と、前記第１のトランジスタのゲート又はベースと前記最終利得段の出力ノードとの間に接続される容量と、
を備える。
【図面の簡単な説明】
【０００９】
第１の実施形態に係る増幅回路のブロック図である。
第１の実施形態に係る増幅回路の回路図である。
第１の実施形態に係る増幅回路の小信号等価回路である。
一比較例の増幅回路の回路図である。
一比較例の増幅回路の小信号等価回路である。
第１実施形態の第１変形例に係る増幅回路の回路図である。
第１実施形態の第２変形例に係る増幅回路の回路図である。
第１実施形態の第２変形例に係る増幅回路における開ループ周波数特性を示す図である。
第１実施形態の第２変形例に係る増幅回路をボルテージフォロア構成とした時の過渡解析波形を示す図である。
第１の実施形態の第３変形例に係る増幅回路の回路図である。
第１の実施形態の第３変形例に係る増幅回路における開ループ周波数特性を示す図である。
第１の実施形態の第３変形例に係る増幅回路をボルテージフォロア構成とした時の過渡解析波形を示す図である。
第１実施形態の第４変形例に係る増幅回路の回路図である。
第２の実施形態に係る光検出装置のブロック図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら、本発明の実施形態について説明する。
（【００１１】以降は省略されています）

関連特許