特許ウォッチ

公開番号2024065704
公報種別公開特許公報(A)
公開日2024-05-15
出願番号2022174700
出願日2022-10-31
発明の名称通信装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H04L 25/02 20060101AFI20240508BHJP(電気通信技術)
要約【課題】高速且つ高品質な信号伝送が可能な通信装置を提供する。
【解決手段】実施形態の通信装置1は、第1の基板SUB1と、第2の基板SUB2と、絶縁素子50とを含む。第1の基板SUB1は、発振回路20と変調回路30とを有する。第2の基板SUB2は、第1の基板SUB1と絶縁され、受信回路60と出力回路70とを有する。発振回路20は、高周波数帯のキャリア信号を出力する。変調回路30は、外部から入力された入力信号Dinが第1の論理レベルである場合に、キャリア信号に基づいた被変調信号を出力し、被変調信号を出力する期間の長さを入力信号Dinが第1の論理レベルである期間よりも短く又は長く調整する。受信回路60は、被変調信号に基づいた電気信号を絶縁素子50を介して受信し、電気信号を復調する。出力回路70は、受信回路60により復調された電気信号に基づいた出力信号Doutを外部に出力する。
【選択図】図3

特許請求の範囲【請求項１】
発振回路と第１の変調回路とを有する第１の基板と、
前記第１の基板と絶縁され、第１の受信回路と第１の出力回路とを有する第２の基板と、
前記第１の変調回路と前記第１の受信回路との間に接続された第１の絶縁素子と、
を備え、
前記発振回路は、高周波数帯のキャリア信号を出力し、
前記第１の変調回路は、少なくとも１つの遅延回路を有し、外部から入力された第１の入力信号が第１の論理レベルである場合に、前記キャリア信号に基づいた第１の被変調信号を出力し、前記少なくとも１つの遅延回路を用いて、前記第１の被変調信号を出力する期間の長さを前記第１の入力信号が前記第１の論理レベルである期間よりも短く又は長く調整し、
前記第１の受信回路は、前記第１の被変調信号に基づいた第１の電気信号を前記第１の絶縁素子を介して受信し、前記第１の電気信号を復調し、
前記第１の出力回路は、前記第１の受信回路により復調された前記第１の電気信号に基づいた第１の出力信号を外部に出力する、
通信装置。
続きを表示（約 4,000 文字）【請求項２】
前記第１の出力信号が前記第１の論理レベルである期間の長さは、前記第１の入力信号が前記第１の論理レベルである期間の長さと略等しい、
請求項１に記載の通信装置。
【請求項３】
前記第１の変調回路は、第１の論理回路を有し、前記少なくとも１つの遅延回路は、前記第１の入力信号に基づいた信号が入力される第１の遅延回路を含み、
前記第１の遅延回路の出力信号は、
入力された前記信号が第２の論理レベルから前記第１の論理レベルに遷移した場合に、第１時間遅延してから前記第２の論理レベルから前記第１の論理レベルに遷移し、
入力された前記信号が前記第１の論理レベルから前記第２の論理レベルに遷移した場合に、直ちに前記第１の論理レベルから前記第２の論理レベルに遷移し、
前記第１の論理回路は、前記第１の遅延回路の前記出力信号と、前記キャリア信号との論理積演算の結果を、前記第１の被変調信号として出力する、
請求項１に記載の通信装置。
【請求項４】
前記第１の変調回路は、第２の論理回路を有し、前記少なくとも１つの遅延回路は、前記第１の入力信号に基づいた信号が入力される第２の遅延回路及び第３の遅延回路を含み、
前記第２の遅延回路の出力信号は、
入力された前記信号が第２の論理レベルから前記第１の論理レベルに遷移した場合に、第２時間遅延してから前記第２の論理レベルから前記第１の論理レベルに遷移し、
入力された前記信号が前記第１の論理レベルから前記第２の論理レベルに遷移した場合に、直ちに前記第１の論理レベルから前記第２の論理レベルに遷移し、
前記第３の遅延回路の出力信号は、
入力された前記信号が前記第２の論理レベルから前記第１の論理レベルに遷移した場合に、第３時間遅延してから前記第２の論理レベルから前記第１の論理レベルに遷移し、
入力された前記信号が前記第１の論理レベルから前記第２の論理レベルに遷移した場合に、直ちに前記第１の論理レベルから前記第２の論理レベルに遷移し、
前記第２の論理回路は、前記第１の入力信号に基づいた前記信号と、前記キャリア信号に基づいた信号との論理積演算の結果を、前記第１の被変調信号として出力し、
前記第１の変調回路は、前記第１の被変調信号を出力する前に、前記第２時間と前記第３時間との差に基づいた長さの前記第１の論理レベルの信号を出力する、
請求項１に記載の通信装置。
【請求項５】
前記第１の変調回路は、第３の論理回路を有し、前記少なくとも１つの遅延回路は、前記第１の入力信号に基づいた信号が入力される第４の遅延回路を含み、
前記第４の遅延回路の出力信号は、
入力された前記信号が第２の論理レベルから前記第１の論理レベルに遷移した場合に、直ちに前記第２の論理レベルから前記第１の論理レベルに遷移し、
入力された前記信号が前記第１の論理レベルから前記第２の論理レベルに遷移した場合に、第４時間遅延してから前記第１の論理レベルから前記第２の論理レベルに遷移し、
前記第３の論理回路は、前記第４の遅延回路の前記出力信号と、前記キャリア信号との論理積演算の結果を、前記第１の被変調信号として出力する、
請求項１に記載の通信装置。
【請求項６】
前記第１の変調回路は、第４の論理回路を有し、前記少なくとも１つの遅延回路は、前記第１の入力信号に基づいた信号が入力される第５の遅延回路及び第６の遅延回路を含み、
前記第５の遅延回路の出力信号は、
入力された前記信号が第２の論理レベルから前記第１の論理レベルに遷移した場合に、第５時間遅延してから前記第２の論理レベルから前記第１の論理レベルに遷移し、
入力された前記信号が前記第１の論理レベルから前記第２の論理レベルに遷移した場合に、直ちに前記第１の論理レベルから前記第２の論理レベルに遷移し、
前記第６の遅延回路の出力信号は、
入力された前記信号が前記第２の論理レベルから前記第１の論理レベルに遷移した場合に、直ちに前記第２の論理レベルから前記第１の論理レベルに遷移し、
入力された前記信号が前記第１の論理レベルから前記第２の論理レベルに遷移した場合に、第６時間遅延してから前記第１の論理レベルから前記第２の論理レベルに遷移し、
前記第４の論理回路は、前記第６の遅延回路の前記出力信号と、前記キャリア信号に基づいた信号との論理積演算の結果を、前記第１の被変調信号として出力し、
前記第１の変調回路は、前記第１の被変調信号を出力する前に、前記第５時間に基づいた長さの前記第１の論理レベルの信号を出力する、
請求項１に記載の通信装置。
【請求項７】
前記第１の基板は、前記第１の変調回路と前記第１の絶縁素子との間に接続された第１の送信回路をさらに有し、
前記第１の送信回路は、第１乃至第３の容量と、前記第１の被変調信号が入力される第１のインバータ回路と、前記第１の被変調信号の反転信号が入力される第２のインバータ回路と、前記第１のインバータ回路の出力端と前記第１の容量の一方電極との間に並列に接続された第１のトランジスタ及び第１の抵抗と、前記第２のインバータ回路の出力端と前記第２の容量の一方電極との間に並列に接続された第２のトランジスタ及び第２の抵抗とを有し、
前記第３の容量の一方電極は、前記第１の容量の他方電極に接続され、前記第３の容量の他方電極は、前記第２の容量の他方電極に接続され、前記第１のトランジスタ及び前記第２のトランジスタのそれぞれのゲート端に、ブースト信号が入力され、
前記第１の絶縁素子は、前記第３の容量の前記一方電極の電圧と前記第３の容量の前記他方電極の電圧とに基づいて前記第１の電気信号を出力し、
前記第１の変調回路は、前記第１の入力信号が前記第１の論理レベルの逆論理レベルから前記第１の論理レベルに遷移してから第７時間経過するまで前記第１の論理レベルの前記ブースト信号を生成し、前記第１の被変調信号が出力されていない期間において前記第１の論理レベルの逆論理レベルの前記ブースト信号を生成する、
請求項１乃至請求項６のいずれかに記載の通信装置。
【請求項８】
前記第１の基板は、前記第１の変調回路と前記第１の絶縁素子との間に接続された第１の送信回路をさらに有し、
前記第１の送信回路は、第１乃至第３の容量と、前記第１の被変調信号が入力され、前記第１の容量の一方電極に電気的に接続された第１のインバータ回路と、前記第１の被変調信号の反転信号が入力され、前記第２の容量の一方電極に電気的に接続された第２のインバータ回路と、第３のトランジスタとを有し、
前記第３の容量の一方電極は、前記第１の容量の他方電極に接続され、前記第３の容量の他方電極は、前記第２の容量の他方電極に接続され、
前記第１の絶縁素子は、前記第３の容量の前記一方電極の電圧と前記第３の容量の前記他方電極の電圧とに基づいて前記第１の電気信号を出力し、
前記第３のトランジスタの一端は、前記第１の容量の前記他方電極に接続され、前記第３のトランジスタの他端は、前記第２の容量の前記他方電極に接続され、前記第３のトランジスタのゲート端に、シャント信号が入力され、
前記第１の変調回路は、前記第１の被変調信号が出力される期間において前記第１の論理レベルの逆論理レベルの前記シャント信号を生成し、前記第１の被変調信号の出力が完了すると、前記シャント信号を前記第１の論理レベルの逆論理レベルから前記第１の論理レベルに遷移させる、
請求項１乃至請求項６のいずれかに記載の通信装置。
【請求項９】
前記第１の受信回路は、増幅回路と全波整流回路とを有し、
前記増幅回路は、前記第１の電気信号を差動増幅回路を用いて増幅して、前記全波整流回路に出力し、前記全波整流回路への出力信号にオフセット電圧を付加し、
前記全波整流回路は、前記増幅回路の出力を差動増幅回路とカレントミラー回路とを用いて全波整流して包絡線検波し、前記第１の受信回路により復調された前記第１の電気信号として前記第１の出力回路に出力する、
請求項１乃至請求項６のいずれかに記載の通信装置。
【請求項１０】
前記第１の絶縁素子を含むＮ個（Ｎは２以上の整数）の絶縁素子をさらに備え、
前記第１の基板は、前記第１の変調回路を含むＮ個の変調回路を有し、
前記第２の基板は、前記第１の受信回路を含むＮ個の受信回路と、前記第１の出力回路を含むＮ個の出力回路とを有し、
第ｋの入力信号（ｋは２以上Ｎ以下の整数）は、第ｋの変調回路と、第ｋの絶縁素子と、第ｋの受信回路と、第ｋの出力回路とによって伝送され、第ｋの出力信号として外部に出力され、
前記発振回路は、前記第１の入力信号乃至前記第Ｎの入力信号の少なくとも１つが前記第１の論理レベルである場合に、前記第１の変調回路乃至前記第Ｎの変調回路のそれぞれに前記キャリア信号を供給し、前記第１の入力信号乃至前記第Ｎの入力信号の全てが前記第１の論理レベルの逆論理レベルである場合に、前記第１の変調回路乃至前記第Ｎの変調回路のそれぞれへの前記キャリア信号の供給を停止する、
請求項１乃至請求項６のいずれかに記載の通信装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、通信装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
ガルバニック絶縁された一次側の機器と二次側の機器との間でデジタル信号を伝送する通信装置として、デジタルアイソレーターが知られている。デジタルアイソレーターにおいて、一次側の機器と二次側の機器との間の信号の伝送には、絶縁トランスによる磁界結合、又は絶縁容量による電界結合が利用される。すなわち、デジタルアイソレーターは、磁界又は電界を媒体として、一次側の機器と二次側の機器との間の信号の伝送を実現する。デジタルアイソレーターは、例えば、高電圧機器と低電圧機器を接続する場合に使用される。この場合、デジタルアイソレーターは、高電圧機器と低電圧機器との間をノイズが伝搬することと、使用者が感電する危険性とを抑制し得る。
【０００３】
デジタルアイソレーターでは、効率的な通信のために、高周波数帯に変調された入力信号が、一次側の機器と二次側の機器との絶縁境界に設けられた絶縁トランス又は絶縁容量に入力される。デジタルアイソレーターで使用される変調方式としては、例えば、搬送波の有無によりデジタルデータを表現するオンオフ変調（ＯＯＫ：On Off Keying)方式が使用される。ＯＯＫ方式は、復調回路を簡素化することができ、高速な復調処理が可能である。デジタルアイソレーターは、一次側の機器に入力される入力信号のパルス幅と、二次側の機器から出力される出力信号のパルス幅とが略同一であり、一次側の機器と二次側の機器との間で高速且つ高品質に信号を伝送できることが好ましい。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－０４３４３２号公報
特開２０１１－１４６９３４号公報
特開２０１６－１８１８９８号公報
米国特許第５９５２８４９号明細書
米国特許第６２６２６００号明細書
米国特許第９６６０８４８号明細書
米国特許第１０２７０６３０号明細書
特開２０２２－０１５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
高速且つ高品質な信号伝送が可能な通信装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態の通信装置は、第１の基板と、第２の基板と、第１の絶縁素子とを含む。第１の基板は、発振回路と第１の変調回路とを有する。第２の基板は、第１の基板と絶縁され、第１の受信回路と第１の出力回路とを有する。第１の絶縁素子は、第１の変調回路と第１の受信回路との間に接続される。発振回路は、高周波数帯のキャリア信号を出力する。第１の変調回路は、少なくとも１つの遅延回路を有し、外部から入力された第１の入力信号が第１の論理レベルである場合に、キャリア信号に基づいた第１の被変調信号を出力し、少なくとも１つの遅延回路を用いて、第１の被変調信号を出力する期間の長さを第１の入力信号が第１の論理レベルである期間よりも短く又は長く調整する。第１の受信回路は、第１の被変調信号に基づいた第１の電気信号を第１の絶縁素子を介して受信し、第１の電気信号を復調する。第１の出力回路は、第１の受信回路により復調された第１の電気信号に基づいた第１の出力信号を外部に出力する。
【図面の簡単な説明】
【０００７】
第１実施形態に係る通信装置におけるＮ＝１の場合の構成の一例を示すブロック図。
第１実施形態に係る通信装置におけるＮ＝２の場合の構成の一例を示すブロック図。
第１実施形態に係る通信装置のより詳細な構成の一例を示す概略図。
第１実施形態に係る通信装置が備える入力変調部の回路構成の一例を示す回路図。
第１実施形態に係る通信装置が備える送信回路の回路構成の一例を示す回路図。
第１実施形態に係る通信装置が備える増幅回路の回路構成の一例を示す回路図。
第１実施形態に係る通信装置が備える全波整流回路の回路構成の一例を示す回路図。
第１実施形態に係る通信装置が備える受信回路の第１動作例を示すタイミングチャート。
第１実施形態に係る通信装置が備える受信回路の第２動作例を示すタイミングチャート。
第１実施形態に係る通信装置が備える変調回路の動作例を示すタイミングチャート。
第２実施形態に係る通信装置が備える入力変調部の回路構成の一例を示す回路図。
第２実施形態に係る通信装置が備える変調回路の動作例を示すタイミングチャート。
第３実施形態に係る通信装置が備える入力変調部の回路構成の一例を示す回路図。
第３実施形態に係る通信装置が備える変調回路の動作例を示すタイミングチャート。
第４実施形態に係る通信装置が備える入力変調部の回路構成の一例を示す回路図。
第４実施形態に係る通信装置が備える変調回路の動作例を示すタイミングチャート。
第５実施形態に係る通信装置の構成の一例を示すブロック図。
第５実施形態に係る通信装置が備える発振回路の回路構成の一例を示す回路図。
立ち上がり遅延回路の回路構成の一例を示す回路図。
立ち上がり遅延回路の特性の一例を示すタイミングチャート。
立ち下がり遅延回路の回路構成の一例を示す回路図。
立ち下がり遅延回路の特性の一例を示すタイミングチャート。
第１実施形態の第１変形例に係る通信装置の回路構成の一例を示す回路図。
第１実施形態の第２変形例に係る通信装置の構成の一例を示すブロック図。
【発明を実施するための形態】
【０００８】
以下に、実施形態について図面を参照して説明する。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。以下の説明において、略同一の機能及び構成を有する構成要素には、同一の符号が付加されている。本明細書において、“ハイフン＋数字”が付加された参照符号は、同様の機能を有する複数の構成要素を区別する場合に使用される。
【０００９】
本明細書では、オンオフ変調（ＯＯＫ：On Off Keying)方式で使用されるデジタルアイソレーターにおいて絶縁素子（絶縁トランス又は絶縁容量）に入力される信号のことを、“ＯＯＫ変調信号”と呼ぶ。本明細書では、入力信号が無信号であることを示す論理レベルが“Ｌ（Low）”レベルであり、入力信号が有信号であることを示す論理レベルが“Ｈ（High）”レベルである場合について説明する。すなわち、“Ｈ”レベルは、“Ｌ”レベルの逆論理レベルに対応する。なお、入力信号の有無と論理レベルとの対応付けは、回路構成に応じて変更されてもよい。
【００１０】
＜１＞第１実施形態
第１実施形態に係る通信装置１は、絶縁トランスによる磁界結合を利用したデジタルアイソレーターである。通信装置１における１次側の機器は、入力信号のパルスに基づいたＯＯＫ変調信号を出力する期間を、入力信号のパルス幅よりも短くする機能を有する。以下に、第１実施形態の詳細について説明する。以下の説明において、Ｎは、１以上の整数であり、通信装置１が備えるチャンネル数に対応付けられている。
（【００１１】以降は省略されています）

関連特許