特許ウォッチ

公開番号2024053396
公報種別公開特許公報(A)
公開日2024-04-15
出願番号2022159644
出願日2022-10-03
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 21/338 20060101AFI20240408BHJP(基本的電気素子)
要約【課題】動作特性を向上させることが可能な半導体装置を提供する。
【解決手段】実施形態の半導体装置は、基板10上に設けられた第1窒化物半導体層12と、第1窒化物半導体層12上に設けられ、第1窒化物半導体層12よりもバンドギャップが大きい第2窒化物半導体層13と、第2窒化物半導体層13上に互いに離間して設けられたソース電極14及びドレイン電極15と、第2窒化物半導体層13上に設けられ、ソース電極14及びドレイン電極15間に配置されたゲート電極16と、第2窒化物半導体層13上に設けられ、ゲート電極16及びドレイン電極15間に配置され、ソース電極14に電気的に接続された第1フィールドプレート電極SFP1と、第1フィールドプレート電極SFP1上に設けられ、ゲート電極16に向けて突出するように構成された第2フィールドプレート電極SFP2とを含む。
【選択図】図1

特許請求の範囲【請求項１】
基板上に設けられた第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられ、前記第１窒化物半導体層よりもバンドギャップが大きい第２窒化物半導体層と、
前記第２窒化物半導体層上に互いに離間して設けられたソース電極及びドレイン電極と、
前記第２窒化物半導体層上に設けられ、前記ソース電極及び前記ドレイン電極間に配置されたゲート電極と、
前記第２窒化物半導体層上に設けられ、前記ゲート電極及び前記ドレイン電極間に配置され、前記ソース電極に電気的に接続された第１フィールドプレート電極と、
前記第１フィールドプレート電極上に設けられ、前記ゲート電極に向けて突出するように構成された第２フィールドプレート電極と、
を具備する半導体装置。
続きを表示（約 810 文字）【請求項２】
前記第１フィールドプレート電極の高さは、前記ゲート電極の高さ以下である
請求項１に記載の半導体装置。
【請求項３】
前記第２フィールドプレート電極の高さは、前記ゲート電極の高さより高い
請求項２に記載の半導体装置。
【請求項４】
前記第２フィールドプレート電極上に設けられ、前記ゲート電極に向けて突出するように構成された第３フィールドプレート電極をさらに具備する
請求項１に記載の半導体装置。
【請求項５】
前記第２フィールドプレート電極上に設けられ、前記ドレイン電極に向けて突出するように構成された第３フィールドプレート電極をさらに具備する
請求項１に記載の半導体装置。
【請求項６】
前記第３フィールドプレート電極上に設けられ、前記ドレイン電極に向けて突出するように構成された第４フィールドプレート電極と、
前記第４フィールドプレート電極の下に設けられ、前記ドレイン電極に向けて突出するように構成された第５フィールドプレート電極とをさらに具備する
請求項５に記載の半導体装置。
【請求項７】
前記第２フィールドプレート電極上に設けられ、前記ゲート電極及び前記ドレイン電極のそれぞれに向けて突出するように構成された第２フィールドプレート電極をさらに具備する
請求項１に記載の半導体装置。
【請求項８】
前記ソース電極上に設けられ、前記ドレイン電極に向けて突出するように構成されたソースフィールドプレート電極をさらに具備する
請求項１に記載の半導体装置。
【請求項９】
前記ドレイン電極上に設けられ、前記ソース電極に向けて突出するように構成されたドレインフィールドプレート電極をさらに具備する
請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
スイッチング電源回路やインバータ回路などの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧及び低オン抵抗が求められる。そして、耐圧とオン抵抗との関係には、素子材料で決まるトレードオフ関係がある。
【０００３】
技術開発の進歩により、半導体素子は、主たる素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。窒化ガリウムや窒化アルミニウムガリウムなどの窒化物半導体を半導体素子の素子材料として用いることで、素子材料で決まるトレードオフ関係を改善できる。このため、半導体素子の飛躍的な高耐圧化や低オン抵抗化が可能である。
【０００４】
窒化物半導体を用いたトランジスタにおいて低損失かつ高信頼性を確保するために、寄生容量としてのゲート－ドレイン間容量Ｃｇｄの低減と、動作時に内部で発生する局所的な電界集中の緩和とが必要となる。トランジスタの電界集中を緩和するために、フィールドプレート電極が用いられる。
【０００５】
また、ゲート－ドレイン間容量Ｃｇｄを低減することで、スイッチング速度の改善と、スイッチング損失の低減とが可能となる。しかし、ゲート－ドレイン間容量Ｃｇｄの低減により、スイッチング動作時におけるノイズが増加してしまう。
【先行技術文献】
【特許文献】
【０００６】
特開２０２０－１５０１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、動作特性を向上させることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態に係る半導体装置は、基板上に設けられた第１窒化物半導体層と、前記第１窒化物半導体層上に設けられ、前記第１窒化物半導体層よりもバンドギャップが大きい第２窒化物半導体層と、前記第２窒化物半導体層上に互いに離間して設けられたソース電極及びドレイン電極と、前記第２窒化物半導体層上に設けられ、前記ソース電極及び前記ドレイン電極間に配置されたゲート電極と、前記第２窒化物半導体層上に設けられ、前記ゲート電極及び前記ドレイン電極間に配置され、前記ソース電極に電気的に接続された第１フィールドプレート電極と、前記第１フィールドプレート電極上に設けられ、前記ゲート電極に向けて突出するように構成された第２フィールドプレート電極とを具備する。
【図面の簡単な説明】
【０００９】
図１は、第１実施形態に係る半導体装置の断面図である。
図２は、半導体装置の動作を説明する図である。
図３は、ドレイン－ソース間電圧と容量との関係を説明するグラフである。
図４は、第２実施形態に係る半導体装置の断面図である。
図５は、第３実施形態に係る半導体装置の断面図である。
図６は、第４実施形態に係る半導体装置の断面図である。
図７は、第５実施形態に係る半導体装置の断面図である。
図８は、第６実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について図面を参照して説明する。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。各機能ブロックは、ハードウェア及びソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。各機能ブロックが以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。
（【００１１】以降は省略されています）

関連特許