特許ウォッチ

公開番号2024046050
公報種別公開特許公報(A)
公開日2024-04-03
出願番号2022151206
出願日2022-09-22
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 29/786 20060101AFI20240327BHJP(基本的電気素子)
要約【課題】高周波特性を向上させる半導体装置を提供する。
【解決手段】半導体装置は、絶縁層と、半導体層と、制御電極と、を備える。前記半導体層は、前記絶縁層上に設けられ、第1導電形の第1半導体領域と、前記第1半導体領域から離間した前記第1導電形の第2半導体領域と、前記第1半導体領域と前記第2半導体領域との間に設けられる第2導電形の第3半導体領域と、を含む。前記第1乃至第3半導体領域は、前記絶縁層と前記半導体層との界面に沿った第1方向に並ぶ。前記制御電極は、前記半導体層上に第1絶縁膜を介して設けられ、前記第1方向に並ぶ第1乃至第3制御部を含む。前記第1制御部は、前記第2制御部と前記第3制御部との間に設けられ、前記第2制御部および前記第3制御部から第2絶縁膜により電気的に絶縁される。前記第3半導体領域は、前記絶縁層と前記第1制御部との間に位置する。
【選択図】図1
特許請求の範囲【請求項１】
絶縁層と、
前記絶縁層上に設けられ、第１導電形の第１半導体領域と、前記第１半導体領域から離間した前記第１導電形の第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間に設けられる第２導電形の第３半導体領域と、を含む半導体層であって、前記第１乃至第３半導体領域は、前記絶縁層と前記半導体層との界面に沿った第１方向に並ぶ、半導体層と、
前記半導体層上に第１絶縁膜を介して設けられ、前記第１絶縁膜により前記半導体部から電気的に絶縁され、前記第１方向に並ぶ第１乃至第３制御部を含む制御電極であって、前記第１制御部は、前記第２制御部と前記第３制御部との間に設けられ、前記第２制御部および前記第３制御部から第２絶縁膜により電気的に絶縁され、前記第３半導体領域は、前記絶縁層と前記第１制御部との間に位置する、制御電極と、
を備えた半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記半導体層は、前記第１半導体領域と前記第３半導体領域との間に設けられる前記第２導電形の第４半導体領域と、前記第２半導体領域と前記第３半導体領域との間に設けられる前記第２導電形の第５半導体領域と、をさらに含み、
前記第４半導体領域および前記第５半導体領域は、前記第３半導体領域の第２導電形不純物の濃度よりも高濃度の第２導電形不純物を含む、請求項１記載の半導体装置。
【請求項３】
前記第４半導体領域は、前記絶縁層と前記制御電極の前記第２制御部との間に位置し、
前記第５半導体領域は、前記絶縁層と前記制御電極の前記第３制御部との間に位置する、請求項２記載の半導体装置。
【請求項４】
前記第１半導体領域は、前記第１絶縁膜に沿って、前記制御電極の前記第２制御部と前記絶縁層との間に延びる第１延伸部を有し、
前記第２半導体領域は、前記第１絶縁膜に沿って、前記制御電極の前記第３制御部と前記絶縁層との間に延びる第２延伸部を有し、
前記第４半導体領域は、前記第１半導体領域の前記第１延伸部と前記第３半導体領域との間に位置し、
前記第５半導体領域は、前記第２半導体領域の前記第２延伸部と前記第３半導体領域との間に位置する、請求項３記載の半導体装置。
【請求項５】
前記半導体層の前記第１半導体領域は、前記第１絶縁膜に沿って、前記制御電極の前記第２制御部と前記絶縁層との間に延びる第１延伸部を有し、
前記半導体層の前記第２半導体領域は、前記第１絶縁膜に沿って、前記制御電極の前記第３制御部と前記絶縁層との間に延びる第２延伸部を有する、請求項１記載の半導体装置。
【請求項６】
前記第１半導体領域および前記第２半導体領域は、前記絶縁層に接するように設けられる、請求項１記載の半導体装置。
【請求項７】
前記半導体層は、前記第３半導体領域につながる第２導電形の第６半導体領域をさらに含み、
前記第６半導体領域は、前記第１方向に延在し、前記絶縁層と前記半導体層との界面に沿った第２方向であって、前記第１方向に直交する第２方向において、前記第１乃至第３半導体領域に並ぶ、請求項１記載の半導体装置。
【請求項８】
前記絶縁層の上方に設けられ、前記第１乃至第６半導体領域を囲む絶縁領域をさらに備え、
前記制御電極は、前記第２方向に延在し、前記絶縁領域上に位置する端部を有する、請求項７記載の半導体装置。
【請求項９】
前記制御電極の前記第２制御部および前記第３制御部は、それぞれ、前記絶縁領域上に設けられるコンタクト部を含む、請求項８記載の半導体装置。
【請求項１０】
前記制御電極の前記第２制御部および前記第３制御部は、前記絶縁領域上の前記端部において相互に分離される、請求項８記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
スイッチングトランジスタには、高周波特性の向上が求められる。
【先行技術文献】
【非特許文献】
【０００３】
IEEE ELECTRON DEVICE LETTERS, VOL. 14, NO.5, 1993
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、高周波特性を向上させる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、絶縁層と、半導体層と、制御電極と、を備える。前記半導体層は、前記絶縁層上に設けられ、第１導電形の第１半導体領域と、前記第１半導体領域から離間した前記第１導電形の第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間に設けられる第２導電形の第３半導体領域と、を含む。前記第１乃至第３半導体領域は、前記絶縁層と前記半導体層との界面に沿った第１方向に並ぶ。前記制御電極は、前記半導体層上に第１絶縁膜を介して設けられ、前記第１絶縁膜により前記半導体部から電気的に絶縁され、前記第１方向に並ぶ第１乃至第３制御部を含む。前記第１制御部は、前記第２制御部と前記第３制御部との間に設けられ、前記第２制御部および前記第３制御部から第２絶縁膜により電気的に絶縁される。前記第３半導体領域は、前記絶縁層と前記第１制御部との間に位置する。
【図面の簡単な説明】
【０００６】
実施形態に係る半導体装置を示す模式断面図である。
実施形態に係る半導体装置を示す模式平面図である。
実施形態に係る半導体装置を示す別の模式断面図である。
実施形態に係る半導体装置の等価回路を示す模式図である。
実施形態に係る半導体装置の特性を示すグラフである。
実施形態に係る半導体装置の別の特性を示すグラフである。
実施形態に係る半導体装置の製造過程を示す模式断面図である。
図７に続く製造過程を示す模式断面図である。
図８に続く製造過程を示す模式断面図である。
図９に続く製造過程を示す模式断面図である。
実施形態に係る半導体装置の製造過程を示す別の模式断面図である。
図１１に続く製造過程を示す模式断面図である。
実施形態に係る半導体装置の製造過程を示す模式平面図である。
図１３に続く製造過程を示す模式平面図である。
実施形態に係る半導体装置の製造過程を示す別の模式平面である。
図１５に続く製造過程を示す模式平面図である。
実施形態の変形例に係る半導体装置を示す模式平面図である。
実施形態の変形例に係る半導体装置の等価回路を示す模式図である。
実施形態の変形例に係る半導体装置の特性を示すグラフである。
【発明を実施するための形態】
【０００７】
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
【０００８】
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
【０００９】
図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、ＳＯＩ（Silicon on Insulator）構造を有するＭＯＳトランジスタである。半導体装置１は、例えば、高周波スイッチングデバイスとして用いられる。
【００１０】
図１に示すように、半導体装置１は、例えば、基板１０と、絶縁層２０と、半導体層３０と、制御電極４０と、層間絶縁膜５０と、を備える。基板１０は、半導体基板もしくは絶縁基板である。基板１０は、例えば、シリコン基板である。実施形態は、この例に限定されず、例えば、基板１０と絶縁層２０とが一体であってもよい。
（【００１１】以降は省略されています）

関連特許