特許ウォッチ

公開番号2024038788
公報種別公開特許公報(A)
公開日2024-03-21
出願番号2022143064
出願日2022-09-08
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 29/78 20060101AFI20240313BHJP(基本的電気素子)
要約【課題】オン抵抗の低減又は耐圧を向上可能な半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、第1電極と、第1導電形の第1半導体領域と、第2導電形の第2半導体領域と、第1導電形の第3半導体領域と、ゲート電極と、第2電極と、第3電極と、を備える。ゲート電極は、第2方向において、ゲート絶縁層を介して第2半導体領域と対面する。ゲート電極の上部は、第2方向においてゲート絶縁層を介して第3半導体領域と対面する第1電極部分と、第3方向において第1電極部分と並ぶ第2電極部分と、を含む。第2電極部分の第2方向における長さは、第1電極部分の第2方向における長さよりも長く、ゲート電極の下部の第2方向における長さよりも長い。第2電極は、第2半導体領域及び第3半導体領域の上に設けられている。第3電極は、第2電極部分の上に設けられた配線部を含み、第2電極から離れている。
【選択図】図4
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、ゲート絶縁層を介して前記第２半導体領域と対面するゲート電極であって、前記ゲート電極の上部は、
前記第２方向において前記ゲート絶縁層を介して前記第３半導体領域と対面する第１電極部分と、
前記第１方向及び前記第２方向に垂直な第３方向において前記第１電極部分と並ぶ第２電極部分と、
を含み、前記第２電極部分の前記第２方向における長さは、前記第１電極部分の前記第２方向における長さよりも長く、前記ゲート電極の下部の前記第２方向における長さよりも長い、前記ゲート電極と、
前記第２半導体領域及び前記第３半導体領域の上に設けられ、前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
前記第２電極部分の上に設けられ且つ前記第２電極部分と電気的に接続された配線部を含み、前記第２電極から離れた第３電極と、
を備えた半導体装置。
続きを表示（約 1,800 文字）【請求項２】
前記第２電極は、前記第２半導体領域の一部及び前記第３半導体領域と接する接続部を含み、
前記第３半導体領域は、前記第２方向において、前記第１電極部分と前記接続部との間に位置する、請求項１記載の半導体装置。
【請求項３】
絶縁部を介して前記第１半導体領域の中に設けられた導電部をさらに備え、
前記第２電極は、前記導電部と電気的に接続された、請求項１又は２に記載の半導体装置。
【請求項４】
前記導電部は、
前記第２方向において、前記絶縁部を介して前記第１半導体領域と対面する第１導電部分と、
前記第１導電部分の上に設けられ、前記第１方向及び前記第２方向に垂直な第３方向において前記ゲート電極と並ぶ第２導電部分と、
を含み、
前記第２導電部分の前記第２方向における長さは、前記第１導電部分の前記第２方向における長さよりも長く、
前記第２電極は、前記第２導電部分に接する、請求項３記載の半導体装置。
【請求項５】
前記ゲート電極は、前記第２方向において複数設けられ、
前記配線部は、複数の前記第２電極部分の上に位置し、前記複数の第２電極部分と接する、請求項１又は２に記載の半導体装置。
【請求項６】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、前記第１半導体領域と並ぶ第１絶縁部分と、
前記第１絶縁部分の上に設けられ、前記第２方向において前記第２半導体領域及び前記第３半導体領域と並ぶ第２絶縁部分と、
前記第１方向及び前記第２方向に垂直な第３方向において前記第２絶縁部分と並ぶ第３絶縁部分と、
を含み、前記第３絶縁部分の前記第２方向における長さは、前記第１絶縁部分の前記第２方向における長さよりも長く、前記第２絶縁部分の前記第２方向における長さよりも長い、絶縁部と、
前記第１絶縁部分の中に設けられた導電部と、
少なくとも一部が前記第２絶縁部分及び前記第３絶縁部分の中に設けられたゲート電極と、
前記第２半導体領域及び前記第３半導体領域の上に設けられ、前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
前記第３絶縁部分の上に設けられた配線部を含み、前記第２電極から離れ、前記ゲート電極と電気的に接続された第３電極と、
を備えた半導体装置。
【請求項７】
前記ゲート電極の下部は、前記第１絶縁部分の中に設けられ、
前記ゲート電極の上部は、前記第２絶縁部分及び前記第３絶縁部分の中に設けられた、請求項６記載の半導体装置。
【請求項８】
前記ゲート電極の前記上部は、
前記第２絶縁部分の中に設けられた第１電極部分と、
前記第３絶縁部分の中に設けられた第２電極部分と、
を含み、
前記第２電極部分の前記第２方向における長さは、前記第１電極部分の前記第２方向における長さよりも長く、前記ゲート電極の前記下部の前記第２方向における長さよりも長い、請求項７記載の半導体装置。
【請求項９】
前記第３絶縁部分の周りに設けられ、前記第２半導体領域の上に位置する第２導電形の第５半導体領域をさらに備え、
前記第５半導体領域の第２導電形の不純物濃度は、前記第２半導体領域の第２導電形の不純物濃度よりも高い、請求項６～８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第１絶縁部分の一部は、前記第２絶縁部分の下に位置し、
前記第１絶縁部分の別の一部は、前記第３絶縁部分の下に位置し、
前記第１絶縁部分の前記別の一部の前記第２方向における長さは、前記第１絶縁部分の前記一部の前記第２方向における長さの０．９倍よりも長く１．１倍よりも短い、請求項６～８のいずれか１つに記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）、Insulated Gate Bipolar Transistor（ＩＧＢＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置について、オン抵抗は小さく、耐圧を高いことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特許第６８４８３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態に係る発明は、オン抵抗の低減又は耐圧を向上可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、ゲート電極と、第２電極と、第３電極と、を備える。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続されている。前記第２半導体領域は、前記第１半導体領域の上に設けられている。前記第３半導体領域は、前記第２半導体領域の上に設けられている。前記ゲート電極は、前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、ゲート絶縁層を介して前記第２半導体領域と対面する。前記ゲート電極の上部は、前記第２方向において前記ゲート絶縁層を介して前記第３半導体領域と対面する第１電極部分と、前記第１方向及び前記第２方向に垂直な第３方向において前記第１電極部分と並ぶ第２電極部分と、を含む。前記第２電極部分の前記第２方向における長さは、前記第１電極部分の前記第２方向における長さよりも長く、前記ゲート電極の下部の前記第２方向における長さよりも長い。前記第２電極は、前記第２半導体領域及び前記第３半導体領域の上に設けられ、前記第２半導体領域及び前記第３半導体領域と電気的に接続されている。前記第３電極は、前記第２電極部分の上に設けられ且つ前記第２電極部分と電気的に接続された配線部を含み、前記第２電極から離れている。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体装置を示す平面図である。
図１の部分IIを拡大した平面図である。
図２のIII－III断面図である。
図２のIV－IV断面図である。
第１実施形態に係る半導体装置の製造方法を示す断面図である。
第１実施形態に係る半導体装置の製造方法を示す断面図である。
第１実施形態に係る半導体装置の製造方法を示す断面図である。
第１参考例に係る半導体装置を示す断面図である。
第２参考例に係る半導体装置を示す断面図である。
第２実施形態に係る半導体装置を示す平面図である。
図１０の部分XIを示す平面図である。
図１０の部分XIIを示す平面図である。
図１１のXIII－XIII断面図である。
図１１のXIV－XIV断面図である。
図１２のXV－XV断面図である。
図１２のXVI－XVI断面図である。
第３参考例に係る半導体装置を示す断面図である。
第２実施形態の第１変形例に係る半導体装置を示す断面図である。
第２実施形態の第１変形例に係る半導体装置を示す断面図である。
第２実施形態の第２変形例に係る半導体装置を示す断面図である。
第２実施形態の第２変形例に係る半導体装置を示す断面図である。
第２実施形態の第３変形例に係る半導体装置を示す平面図である。
図２２のXXIII－XXIII断面図である。
第２実施形態の第４変形例に係る半導体装置を示す平面図である。
図２４のXXV－XXV断面図である。
図２４のXXVI－XXVI断面図である。
第３実施形態に係る半導体装置を示す断面図である。
第３実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、ｎ
＋
、ｎ、ｎ
－
及びｐ
＋
、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を示す平面図である。図２は、図１の部分IIを拡大した平面図である。図３及び図４は、それぞれ、図２のIII－III断面図及びIV－IV断面図である。
図１～図４に示す第１実施形態に係る半導体装置１００は、ＭＯＳＦＥＴである。半導体装置１００は、ｎ
－
形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ
＋
形ソース領域３（第３半導体領域）、ｐ
＋
形コンタクト領域４、ｎ
＋
形ドレイン領域５、ゲート電極１０、ゲート絶縁層１５、ドレイン電極２１（第１電極）、ソース電極２２（第２電極）、ゲートパッド２３（第３電極）、及び絶縁層２５を備える。
【０００９】
実施形態の説明では、ＸＹＺ直交座標系を用いる。ドレイン電極２１からｎ
－
形ドリフト領域１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第３方向）及びＹ方向（第２方向）とする。また、説明のために、ドレイン電極２１からｎ
－
形ドリフト領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極２１とｎ
－
形ドリフト領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
【００１０】
図１に示すように、半導体装置１００の上面には、ソース電極２２及びゲートパッド２３が設けられている。ソース電極２２及びゲートパッド２３は、互いに離れ、電気的に分離されている。
（【００１１】以降は省略されています）

関連特許