特許ウォッチ

公開番号2024037546
公報種別公開特許公報(A)
公開日2024-03-19
出願番号2022142469
出願日2022-09-07
発明の名称電子回路
出願人株式会社東芝
代理人個人,個人,個人
主分類H02M 1/00 20070101AFI20240312BHJP(電力の発電,変換,配電)
要約【課題】スイッチング素子のターンオン時に発生する電流リンギングのピーク値を検出する電子回路を提供する。
【解決手段】本実施の形態の電子回路は、入力端子と、検出端子と、入力端子にカソードが接続される共に、検出端子にアノードが接続されるダイオードと、検出端子と第1の基準電圧との間に接続される抵抗部と、検出端子と第2の基準電圧との間に接続されるキャパシタとを備える。検出端子からは、入力端子に印加される電圧の最小値と等しい電圧が出力される。
【選択図】図4
特許請求の範囲【請求項１】
入力端子と、
検出端子と、
前記入力端子にカソードが接続される共に、前記検出端子にアノードが接続されるダイオードと、
前記検出端子と第１の基準電圧との間に接続される抵抗部と、
前記検出端子と第２の基準電圧との間に接続されるキャパシタと
を備え、
前記検出端子からは、前記入力端子に印加される電圧の最小値と等しい電圧が出力される、電子回路。
続きを表示（約 1,400 文字）【請求項２】
前記第２の基準電圧は、前記第１の基準電圧と等しい電圧であるか、または前記第１の基準電圧よりも高い電圧である、請求項１に記載の電子回路。
【請求項３】
前記入力端子と前記第１の基準電圧との間に接続される第１のスイッチング素子と、
前記入力端子と前記第２の基準電圧との間に接続される第２のスイッチング素子と
をさらに備え、
前記検出端子からは、前記第２のスイッチング素子がオフ状態の時に、前記第１のスイッチング素子がターンオンする際に発生するサージ電流と相関のある電圧が出力される、請求項１に記載の電子回路。
【請求項４】
前記抵抗部の値をＲ１，前記キャパシタの値をＣ１、前記第１のスイッチング素子に供給される駆動電流の周波数をｆｉｎ、前記検出端子と前記抵抗部との間に仮想的に接続されるノイズを模擬した電圧源の電圧をＶｎ、前記入力端子に印加される電圧の最小値をＶｄｍｉｎとするとき、以下の関係式：
TIFF
2024037546000013.tif
20
170
を満たす、請求項３に記載の電子回路。
【請求項５】
前記関係式は、周囲温度をＴ、ボルツマン定数をｋとして、以下の関係式：
TIFF
2024037546000014.tif
22
170
によって近似される、請求項４に記載の電子回路。
【請求項６】
前記検出端子から出力される前記電圧を、反転シフトさせるバッファ回路をさらに備える、請求項１に記載の電子回路。
【請求項７】
前記バッファ回路は、
演算増幅器と、
前記演算増幅器の負端子と前記検出端子との間に接続される第２の抵抗素子と、
前記演算増幅器の出力端子と前記負端子との間に接続される第３の抵抗素子と、
前記演算増幅器の正端子と前記第１の基準電圧との間に接続される定電圧源と
を含む、請求項６に記載の電子回路。
【請求項８】
前記抵抗部は、直列に接続された第４の抵抗素子および第５の抵抗素子を含み、
前記バッファ回路は、
演算増幅器と、
前記演算増幅器の負端子と、前記第４の抵抗素子と前記第５の抵抗素子の接続点との間に接続される第２の抵抗素子と、
前記演算増幅器の出力端子と前記負端子との間に接続される第３の抵抗素子と、
前記演算増幅器の正端子と前記第１の基準電圧との間に接続される定電圧源と
を含む、請求項６に記載の電子回路。
【請求項９】
前記第２の抵抗素子の値をＲ２、前記第３の抵抗素子の値をＲ３、前記第４の抵抗素子の値をＲ４、前記第５の抵抗素子の値をＲ５、前記入力端子に印加される電圧の最小値をＶｄｍｉｎ、前記定電圧源の電圧をＶｒｅｆ、前記演算増幅器が出力可能な最大電圧をＶｍａｘとするとき、以下の関係式：
TIFF
2024037546000015.tif
17
170
を満たす、請求項８に記載の電子回路。
【請求項１０】
前記キャパシタを放電させて該キャパシタの充電電圧を０にするリセット回路をさらに備える、請求項１に記載の電子回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施の形態は電子回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
パワーエレクトロニクスの分野では、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子が用いられている。これらのスイッチング素子を含む回路では、素子のスイッチング動作を高速化することにより、電力損失を低減することができる。しかしながら、素子のスイッチング動作を高速化しすぎると、素子のターンオン時やターンオフ時に流れる電流にリンギングが発生してしまう。このような電流リンギングはノイズを発生させる原因となる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－７０２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施の形態は、スイッチング素子のターンオン時に発生する電流リンギングのピーク値を検出する電子回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本実施の形態に係る電子回路は、入力端子と、検出端子と、入力端子にカソードが接続される共に、検出端子にアノードが接続されるダイオードと、検出端子と第１の基準電圧との間に接続される抵抗部と、検出端子と第２の基準電圧との間に接続されるキャパシタとを備える。検出端子からは、入力端子に印加される電圧の最小値と等しい電圧が出力される。
【０００６】
また、本実施の形態に係る電力変換装置は、アーム対を構成する２つのスイッチング素子と、２つのスイッチング素子にそれぞれ駆動電流を供給する２つの駆動回路とを含む電力変換回路と、２つのスイッチング素子の接続点に接続される入力端子と、検出端子と、入力端子にカソードが接続される共に、検出端子にアノードが接続されるダイオードと、検出端子と第１の基準電圧との間に接続される抵抗部と、検出端子と第２の基準電圧との間に接続されるキャパシタとを含む電子回路と備え、電子回路の検出端子からは、入力端子に印加される電圧の最小値と等しい電圧が出力される。
【図面の簡単な説明】
【０００７】
実施の形態１に係るモーター制御システムの構成を示す図。
スイッチング素子のターンオン時の等価回路。
スイッチング素子のターンオン時の動作を説明するタイムチャート。
実施の形態１に係る電子回路の構成を示す図。
図４の等価回路。
スイッチング素子のターンオン時の動作をリンギングに注目して説明するタイムチャート。
回路のノイズを模擬した電圧源を含むモデル。
実施の形態２に係る電子回路の構成を示す図。
実施の形態３に係る電子回路の構成を示す図。
実施の形態４に係る電子回路の構成を示す図。
実施の形態５に係る電子回路の構成を示す図。
実施の形態６に係る電子回路の構成を示す図。
【発明を実施するための形態】
【０００８】
以下では、図面を参照しながら、本実施の形態について説明する。図面において同一または対応する要素には同じ参照符号を付して、詳細な説明は適宜省略する。
【０００９】
（実施の形態１）
図１は、実施の形態１に係るモーター制御システム１００の構成を示す図である。モーター制御システム１００は、負荷としての三相交流モーター１と、直流電源Ｖｄｃと、三相のインバータ回路１０を構成するスイッチング素子１１ａ～１１ｆと、スイッチング素子１１ａ～１１ｆを駆動する駆動回路１２ａ～１２ｆとを備えている。
【００１０】
スイッチング素子１１ａおよび１１ｂは、Ｎチャネル型のＭＯＳＦＥＴである。スイッチング素子１１ａおよび１１ｂによって、インバータ回路１０のＵ相のアーム対が構成される。駆動回路１２ａは、スイッチング素子１１ａの駆動電流としてのゲート電流を制御することにより、スイッチング素子１１ａのスイッチング動作、すなわちターンオンおよびターンオフを制御する。駆動回路１２ｂは、スイッチング素子１１ｂのゲート電流を制御することにより、スイッチング素子１１ｂのスイッチング動作を制御する。
（【００１１】以降は省略されています）

関連特許