特許ウォッチ

公開番号2024046842
公報種別公開特許公報(A)
公開日2024-04-05
出願番号2022152166
出願日2022-09-26
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H03K 17/687 20060101AFI20240329BHJP(基本電子回路)
要約【課題】出力電圧を短時間で0Vにする。
【解決手段】実施形態に係る半導体装置は、第1及び第2端子と、第1乃至第4トランジスタと、制御回路とを含む。第1トランジスタは、第1ノードに接続された第1端と、第1端子に接続された第2端とを含む。第2トランジスタは、第2ノードに接続された第1端と、第2端子に接続された第2端とを含む。第3トランジスタは、第1電圧が供給される第3ノードに接続された第1端と、第1ノードに接続された第2端とを含む。第4トランジスタは、第3ノードに接続された第1端と、第2ノードに接続された第2端とを含む。制御回路は、第3ノードへの第1電圧の供給が停止された際に、第2トランジスタをオフ状態からオン状態にし、第3トランジスタ及び第4トランジスタをオン状態からオフ状態にし、第1期間経過後に、第1トランジスタをオフ状態からオン状態にする。
【選択図】図1
特許請求の範囲【請求項１】
第１端子と、
第２端子と、
第１ノードに接続された第１端と、前記第１端子に接続された第２端とを含む第１トランジスタと、
第２ノードに接続された第１端と、前記第２端子に接続された第２端とを含む第２トランジスタと、
第１電圧が供給される第３ノードに接続された第１端と、前記第１ノードに接続された第２端とを含む第３トランジスタと、
前記第３ノードに接続された第１端と、前記第２ノードに接続された第２端とを含む第４トランジスタと、
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、及び前記第４トランジスタを制御する制御回路と、
を備え、
前記制御回路は、前記第３ノードへの前記第１電圧の供給が停止された際に、前記第２トランジスタをオフ状態からオン状態にし、前記第３トランジスタ及び前記第４トランジスタをオン状態からオフ状態にし、第１期間経過後に、前記第１トランジスタをオフ状態からオン状態にする、
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
第１端子と、
第２端子と、
第１ノードに接続された第１端と、前記第１端子に接続された第２端とを含む第１トランジスタと、
第２ノードに接続された第１端と、前記第２端子に接続された第２端とを含む第２トランジスタと、
第１電圧が供給される第３ノードに接続された第１端と、前記第１ノードに接続された第２端とを含む第３トランジスタと、
前記第３ノードに接続された第１端と、前記第２ノードに接続された第２端とを含む第４トランジスタと、
前記第３ノードに接続された第１端と、前記第３トランジスタのゲートに接続された第２端とを含む第５トランジスタと、
前記第３ノードに接続された第１端と、前記第４トランジスタのゲートに接続された第２端とを含む第６トランジスタと、
を備える、半導体装置。
【請求項３】
前記第３ノードに接続された第１端と、前記第３トランジスタの前記ゲートに接続された第２端とを含む第１抵抗と、
前記第３トランジスタの前記ゲートに接続された第１端を含む第７トランジスタと、
前記第３ノードに接続された第１端と、前記第４トランジスタの前記ゲートに接続された第２端とを含む第２抵抗と、
前記第４トランジスタの前記ゲートに接続された第１端を含む第８トランジスタと、
をさらに備える、請求項２に記載の半導体装置。
【請求項４】
第１端子と、
第２端子と、
第１ノードに接続された第１端と、前記第１端子に接続された第２端とを含む第１トランジスタと、
第２ノードに接続された第１端と、前記第２端子に接続された第２端とを含む第２トランジスタと、
前記第１ノードに接続された第１端を含む第３トランジスタと、
第１電圧が供給される第３ノードに接続された第１端と、前記第３トランジスタの第２端と接続された第２端と、前記第３トランジスタのゲートと接続されたゲートとを含む第４トランジスタと、
前記第３ノードに接続された第１端と、前記第２ノードに接続された第２端とを含む第５トランジスタと、
を備える、半導体装置。
【請求項５】
前記第１端子に接続された第１端と、前記第１ノードに接続されたゲートとを含む第１のＮ型トランジスタと、
前記第２端子に接続された第１端と、前記第１のＮ型トランジスタの第２端と接続された第２端と、前記第２ノードに接続されたゲートとを含む第２のＮ型トランジスタと、
をさらに備える、請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１ノードに接続された第３端子と、
前記第２ノードに接続された第４端子と、
をさらに備える、請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項７】
前記第１電圧を生成し、生成した前記第１電圧を前記第３ノードに出力するように構成されたチャージポンプ回路をさらに備える、
請求項１乃至４のいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
負荷に電力を供給するための半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１８／１１０２３０号
国際公開第２０２１／０２４６４３号
特開２０２１－４８０２０号公報
特開２０２１－９７３２４号公報
特開２０１２－２５３８９７号公報
特開平１０－１５４３９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
出力電圧を短時間で０Ｖにする。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１端子と、第２端子と、第１トランジスタと、第２トランジスタと、第３トランジスタと、第４トランジスタと、制御回路とを含む。第１トランジスタは、第１ノードに接続された第１端と、第１端子に接続された第２端とを含む。第２トランジスタは、第２ノードに接続された第１端と、第２端子に接続された第２端とを含む。第３トランジスタは、第１電圧が供給される第３ノードに接続された第１端と、第１ノードに接続された第２端とを含む。第４トランジスタは、第３ノードに接続された第１端と、第２ノードに接続された第２端とを含む。制御回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ、及び第４トランジスタを制御する。制御回路は、第３ノードへの第１電圧の供給が停止された際に、第２トランジスタをオフ状態からオン状態にし、第３トランジスタ及び第４トランジスタをオン状態からオフ状態にし、第１期間経過後に、第１トランジスタをオフ状態からオン状態にする。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体装置の構成の一例を説明するための回路図。
第１実施形態に係る半導体装置の動作例を示すタイミングチャート。
比較例に係る半導体装置の動作例を示すタイミングチャート。
第２実施形態に係る半導体装置の構成の一例を説明するための回路図。
第２実施形態に係る半導体装置の動作例を示すタイミングチャート。
第３実施形態に係る半導体装置の構成の一例を説明するための回路図。
第３実施形態に係る半導体装置の動作例を示すタイミングチャート。
変形例に係る半導体装置の構成の一例を説明するための回路図。
【発明を実施するための形態】
【０００７】
以下、実施形態につき図面を参照して説明する。説明に際し、略同一の機能及び構成を有する構成要素については、同一符号を付す。また、以下に示す実施形態は、技術的思想を例示するものである。実施形態は、構成部品の材質、形状、構造、配置等を特定するものではない。実施形態は、種々の変更を加えることができる。
【０００８】
［１］第１実施形態
第１実施形態に係る半導体装置について説明する。
【０００９】
［１－１］構成
［１－１－１］半導体装置１の全体構成
図１は、第１実施形態に係る半導体装置の構成の一例を説明するための回路図である。半導体装置１は、負荷に電力を供給するロードスイッチである。半導体装置１は、例えば、ＩＣ（Integrated Circuit）チップである。
【００１０】
半導体装置１は、端子ＰＶＩＮ、ＰＶＯＵＴ、及びＰＥＮ、トランジスタＭＮＯ１及びＭＮＯ２、制御回路１０、チャージポンプ回路２０、並びにスイッチング回路３１、３２、３３、及び３４を含む。
（【００１１】以降は省略されています）

関連特許