特許ウォッチ

公開番号2024043127
公報種別公開特許公報(A)
公開日2024-03-29
出願番号2022148132
出願日2022-09-16
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 23/48 20060101AFI20240322BHJP(基本的電気素子)
要約【課題】使い勝手のよい半導体装置を提供する。
【解決手段】半導体装置1において、半導体チップ11は、第1リードフレーム10と接し、第1ゲート電極111及び第1ソース電極112を有する。第1ソース端子17は、第1方向の側で第1リードフレーム10と並ぶ。第1ゲート端子15は、第1方向と交わる第2方向の側で第1ソース端子と並ぶ。コネクタ14は、第1ソース電極と導電体を介して接するとともに第1ソース端子17とを介して接する。第2リードフレーム20は、第1方向の側に位置する。半導体チップ21は、第2リードフレーム20と接し、第2ゲート電極211及び第2ソース電極212を有する。第2ゲート端子25は、第2方向の側で第1ゲート端子15と並ぶ。第2ソース端子27は、第2方向の側で第2ゲート端子25と並ぶ。コネクタ24は、第2ソース電極と導電体を介して接するとともに第2ソース端子27と導電体を介して接する。
【選択図】図2
特許請求の範囲【請求項１】
第１リードフレームと、
前記第１リードフレームと接し、第１トランジスタを含み、前記第１リードフレームと反対側の面において第１ゲート電極及び第１ソース電極を有し、前記第１ゲート電極は前記第１トランジスタのゲートと接続されており、前記第１ソース電極は前記第１トランジスタのソースと接続されている第１半導体チップと、
第１方向の側で前記第１リードフレームと並ぶ第１ソース端子と、
前記第１方向と交わる第２方向の側で前記第１ソース端子と並び、前記第１ゲート電極と電気的に接続された第１ゲート端子と、
前記第１ソース電極と導電体を介して接するとともに前記第１ソース端子と導電体を介して接する第１導電体と、
前記第１方向の側に位置する第２リードフレームと、
前記第２リードフレームと接し、第２トランジスタを含み、前記第２リードフレームと反対側の面において第２ゲート電極及び第２ソース電極を有し、前記第２ゲート電極は前記第２トランジスタのゲートと接続されており、前記第２ソース電極は前記第２トランジスタのソースと接続されている第２半導体チップと、
前記第２方向の側で前記第１ゲート端子と並び、前記第２ゲート電極と電気的に接続された第２ゲート端子と、
前記第２方向の側で前記第２ゲート端子と並ぶ第２ソース端子と、
前記第２ソース電極と導電体を介して接するとともに前記第２ソース端子と導電体を介して接する第２導電体と、
を備える半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記第１ソース電極は、第１部分と、前記第１部分と接続されている第２部分と、を含み、
前記第１部分は、前記第１方向と反対の第３方向の側で前記第１ゲート電極と並び、
前記第２部分は、前記第２方向と反対の第４方向の側で前記第１ゲート電極と並び、
前記第２ソース電極は、第３部分と、前記第３部分と接続されている第４部分と、を含み、
前記第３部分は、前記第３方向の側で前記第２ゲート電極と並び、
前記第４部分は、前記第２方向の側で前記第２ゲート電極と並ぶ、
請求項１に記載の半導体装置。
【請求項３】
前記第１半導体チップは、第１辺と、前記第１辺より前記第２方向の側に位置する第２辺と、前記第１ソース端子と面する第３辺とを有し、
前記第１ゲート電極は、前記第２辺及び前記第３辺と面し、
前記第２半導体チップは、第４辺と、前記第４辺より前記第２方向の側に位置する第５辺と、前記第２ソース端子と面する第６辺とを有し、
前記第２ゲート電極は、前記第４辺及び前記第６辺と面する、
請求項２に記載の半導体装置。
【請求項４】
前記第１半導体チップは、前記第１トランジスタの前記ソースと接続された第１アノードと、前記第１トランジスタのドレインと接続された第１カソードと、を有する第１ダイオードをさらに含み、
前記第２半導体チップは、前記第２トランジスタの前記ソースと接続された第２アノードと、前記第２トランジスタのドレインと接続された第２カソードと、を有する第２ダイオードをさらに含む、
請求項３に記載の半導体装置。
【請求項５】
前記第１リードフレームは、第５部分と、第６部分と、を含み、
前記第６部分は、前記第２方向の側で前記第５部分と接続されており、前記第２リードフレームと並び、前記第５部分より前記第１リードフレームから前記第１半導体チップに向かう第５方向の側に位置している、
請求項４に記載の半導体装置。
【請求項６】
前記第１半導体チップの形状、前記第１ゲート電極の形状及び前記第１半導体チップにおける位置、並びに前記第１ソース電極の形状及び前記第１半導体チップにおける位置は、それぞれ、前記第２半導体チップの形状、前記第２ゲート電極の形状及び前記第２半導体チップにおける位置、並びに前記第２ソース電極の形状及び前記第２半導体チップにおける位置と同じである、
請求項５に記載の半導体装置。
【請求項７】
前記第１リードフレームと、前記第１半導体チップと、前記第１ソース端子と、前記第１ゲート端子と、前記第１導電体と、前記第２リードフレームと、前記第２半導体チップと、前記第２ゲート端子と、前記第２ソース端子と、前記第２導電体と、の各々の全体又は一部を覆う樹脂をさらに備え、
前記第１リードフレーム及び前記第２リードフレームの各々は、前記樹脂から前記第３方向の側で部分的に露出しており、
前記第１ソース端子、前記第１ゲート端子、前記第２ゲート端子、及び前記第２ソース端子の各々は、前記樹脂から前記第１方向の側で部分的に露出している、
請求項６に記載の半導体装置。
【請求項８】
前記第１ソース端子は、第７部分と、前記第７部分より前記第５方向の側に位置する第８部分と、を含み、
前記第１導電体は、第９部分と、第１０部分と、前記第９部分及び前記第１０部分より前記第５方向の側に位置する第１１部分と、を含み、
前記第２ソース端子は、第１２部分と、前記第１２部分より前記第５方向の側に位置する第１３部分と、を含み、
前記第２導電体は、第１４部分と、第１５部分と、前記第１４部分及び前記第１５部分より前記第５方向の側に位置する第１６部分と、を含む、
請求項７に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体チップ、リードフレーム、並びに半導体チップ及びリードフレームを封止する樹脂を含んだ半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－２５８３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
使い勝手のよい半導体装置を提供しようとするものである。
【課題を解決するための手段】
【０００５】
一実施形態による半導体装置は、第１リードフレームと、第１半導体チップと、第１ソース端子と、第１ゲート端子と、第１導電体と、第２リードフレームと、第２半導体と、第２ゲート端子と、第２ソース端子と、第２導電体と、を含む。
【０００６】
上記第１半導体チップは、上記第１リードフレームと接し、第１トランジスタを含み、上記第１リードフレームと反対側の面において第１ゲート電極及び第１ソース電極を有し、上記第１ゲート電極は上記第１トランジスタのゲートと接続されており、上記第１ソース電極は上記第１トランジスタのソースと接続されている。上記第１ソース端子は、第１方向の側で上記第１リードフレームと並ぶ。上記第１ゲート端子は、上記第１方向と交わる第２方向の側で上記第１ソース端子と並び、上記第１ゲート電極と電気的に接続されている。上記第１導電体は、上記第１ソース電極と導電体を介して接するとともに上記第１ソース端子と導電体を介して接する。上記第２リードフレームは、上記第１方向の側に位置する。上記第２半導体チップは、上記第２リードフレームと接し、第２トランジスタを含み、上記第２リードフレームと反対側の面において第２ゲート電極及び第２ソース電極を有し、上記第２ゲート電極は上記第２トランジスタのゲートと接続されており、上記第２ソース電極は上記第２トランジスタのソースと接続されている。上記第２ゲート端子は、上記第２方向の側で上記第１ゲート端子と並び、上記第２ゲート電極と電気的に接続されている。上記第２ソース端子は、上記第２方向の側で上記第２ゲート端子と並ぶ。上記第２導電体は、上記第２ソース電極と導電体を介して接するとともに上記第２ソース端子と導電体を介して接する。
【図面の簡単な説明】
【０００７】
第１実施形態の半導体装置の構造をｘｙ面に沿って示す図。
第１実施形態の半導体装置の構造をｘｙ面に沿って示す図。
第１実施形態の半導体装置のリードフレームのｘｙ面に沿った構造を示す図。
第１実施形態の半導体装置の一部のｘｚ面に沿った構造を示す図。
第１実施形態の半導体装置の接続端子のｘｙ面に沿った構造を示す図。
第１実施形態の半導体装置のコネクタのｘｙ面に沿った構造を示す図。
第１実施形態の半導体装置の一部のｘｚ面に沿った構造を示す図。
第１実施形態の半導体装置のコネクタのｘｙ面に沿った構造を示す図。
第１実施形態の半導体装置の一部のｘｚ面に沿った構造を示す図。
第１実施形態の半導体装置により実現される回路を示す図。
第１実施形態の半導体装置の或る適用の例における回路を示す図。
第１実施形態の半導体装置が適用される装置の一部の構造をｘｙ面に沿って示す。
正常状態での第１実施形態の半導体装置を流れる電流を示す図。
異常状態での第１実施形態の半導体装置を流れる電流を示す図。
第１実施形態の第１変形例の半導体装置の構造をｘｙ面に沿って示す図。
第１実施形態の第１変形例の半導体装置のコネクタのｘｙ面に沿った構造を示す図。
第１実施形態の第１変形例の半導体装置の一部のｘｚ面に沿った構造を示す図。
第１実施形態の第１変形例の半導体装置により実現される回路を示す図。
【発明を実施するための形態】
【０００８】
以下に実施形態が図面を参照して記述される。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。
【０００９】
以下、ｘｙｚ直交座標系が用いられて、実施形態が記述される。図の縦軸のプラス方向は上側、マイナス方向は下側と称される場合があり、図の横軸のプラス方向は右側、マイナス方向は左側と称される場合がある。すなわち、ｘｙ面に沿った面を示す図において、上側は＋ｙ方向を指し、下側は－ｙ方向を指し、右側は＋ｘ方向を指し、左側は－ｘ方向を指す。ｘｚ面に沿った面を示す図において、上側は＋ｚ方向を指し、下側は－ｚ方向を指し、右側は＋ｘ方向を指し、左側は－ｘ方向を指す。
【００１０】
１．第１実施形態
図１及び図２は、第１実施形態の半導体装置１の構造をｘｙ面に沿って示す。図１及び図２は、半導体装置１が、上面視で、すなわち、＋ｚ方向側から観察された様子を示す。図１は、半導体装置１の外観を実によって示すとともに、半導体装置１の内部に位置している構成要素を破線によって示す。図２は、第１実施形態の半導体装置１の内部に位置している構成要素を実線で示すとともに、外観を一点鎖線によって示す。図２を含む断面図以外の図において、図の視認性の向上の目的で、構成要素にハッチングが付されている場合がある。ハッチングは、ハッチングを付されている構成要素の材料を特定しない。
（【００１１】以降は省略されています）

関連特許