特許ウォッチ

公開番号2024046441
公報種別公開特許公報(A)
公開日2024-04-03
出願番号2022151838
出願日2022-09-22
発明の名称半導体装置およびその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H01L 29/06 20060101AFI20240327BHJP(基本的電気素子)
要約【課題】終端領域の面積を抑制しつつ耐圧低下を回避することが可能な半導体装置を提供する。
【解決手段】一実施形態に係る半導体装置は、半導体基板と、半導体基板の第1面側に設けられたセル領域と、半導体基板の第1面側でセル領域の外側に設けられた終端領域と、を備える。終端領域は、セル領域を囲み、第1導電型不純物を含んだ複数の第1拡散層を含む。第1面に垂直な第1方向における終端領域の断面において、複数の第1拡散層のうちの少なくとも一つは、半導体基板の第1面から第2面に向かって第1方向に延びる第1領域と、第1領域から第1方向に直交する第2方向に延びる第2領域と、を有する。第2領域に含まれている第1導電型不純物の濃度は、第1領域に含まれている第1導電型不純物の濃度よりも低い。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板の第１面側に設けられたセル領域と、
前記半導体基板の前記第１面側で前記セル領域の外側に設けられた終端領域と、を備え、
前記終端領域は、前記セル領域を囲み、第１導電型不純物を含んだ複数の第１拡散層を含み、
前記第１面に垂直な第１方向における前記終端領域の断面において、前記複数の第１拡散層のうちの少なくとも一つは、前記半導体基板の第１面から第２面に向かって前記第１方向に延びる第１領域と、前記第１領域から前記第１方向に直交する第２方向に延びる第２領域と、を有し、前記第２領域に含まれている前記第１導電型不純物の濃度は、前記第１領域に含まれている前記第１導電型不純物の濃度よりも低い、半導体装置。
続きを表示（約 1,100 文字）【請求項２】
少なくとも一つの第１拡散層の底部の幅は、前記第１面側に位置する前記少なくとも一つの第１拡散層の上部の幅よりも大きい、請求項１に記載の半導体装置。
【請求項３】
前記半導体基板における前記第２領域上に、第２導電型の第１半導体層が設けられている、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２領域内に、前記第１導電型不純物の濃度勾配が存在する、請求項１または請求項２に記載の半導体装置。
【請求項５】
前記第２領域において、前記第１領域に接する内端部から、前記第１領域から最も離れた外端部に進むにつれて、前記第１導電型不純物の濃度が低くなっている、請求項４に記載の半導体装置。
【請求項６】
前記第２領域が、前記第１領域の外側、前記第１領域の内側、または前記第１領域の両側に延びている、請求項１または２に記載の半導体装置。
【請求項７】
前記第２領域の底部が、前記第１領域の底部よりも浅い位置または深い位置に配置されている、請求項６に記載の半導体装置。
【請求項８】
前記終端領域は、前記第１面上で前記第１拡散層に対向し、前記第１拡散層と電気的に接続されている導電層をさらに有する、請求項１または請求項２に記載の半導体装置。
【請求項９】
前記セル領域は、
前記セル領域に最も近く配置された第１拡散層に接触し、前記第１導電型不純物の濃度が前記第１拡散層よりも低い第２拡散層と、
前記第１面から前記第２拡散層を貫通するゲート電極と、
前記ゲート電極を前記第２拡散層から電気的に絶縁するゲート絶縁膜と、
前記第２拡散層内で、前記ゲート絶縁膜を介して前記ゲート電極と対向し、第２導電型不純物を含んだ第３拡散層と、
を有する、請求項１に記載の半導体装置。
【請求項１０】
半導体基板と、前記半導体基板の第１面側に設けられたセル領域と、前記半導体基板の前記第１面側で前記セル領域の外側に設けられた終端領域と、を備える半導体装置の製造方法であって、
前記終端領域内に、前記セル領域を囲むように、第１導電型不純物を含んだ複数の第１拡散層を形成することであって、前記第１面に垂直な第１方向における前記終端領域の断面において、前記複数の第１拡散層のうちの少なくとも一つに、前記半導体基板の第１面から第２面に向かって前記第１方向に延びる第１領域と、前記第１領域から前記第１方向に直交する第２方向に延びる第２領域と、を形成し、前記第２領域に含まれている前記第１導電型不純物の濃度を、前記第１領域に含まれている前記第１導電型不純物の濃度よりも低くする、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子の終端領域には、一般的に、ガードリングと呼ばれる複数のＰ型半導体層を配置し、耐圧を維持する構造が見られる。ガードリング終端構造では、Ｐ型半導体層の周囲で電界が強くなる。そのため、深い半円形のＰ型半導体層を形成することが耐圧を確保するために重要である。しかし、このような断面形状を有するガードリング層では、終端領域の横幅が広くなる。そのため、パワー半導体素子内における終端領域の占有面積が大きくなり、素子の小型化を達成する上で妨げとなっている。
【０００３】
そこで、低温の熱処理によって形成された矩形型の断面形状を有するガードリング層を形成することによって、終端領域の面積を削減する方法がある。しかし、矩形型のガードリング層では、コーナー部の曲率が小さくなる。そのため、コーナー部近傍に電界が集中して、耐圧が低下し得る。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－３７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、終端領域の面積を抑制しつつ耐圧低下を回避することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
一実施形態に係る半導体装置は、半導体基板と、半導体基板の第１面側に設けられたセル領域と、半導体基板の第１面側でセル領域の外側に設けられた終端領域と、を備える。終端領域は、セル領域を連続的に囲み、第１導電型不純物を含んだ複数の第１拡散層を含む。第１面に垂直な第１方向における終端領域の断面において、複数の第１拡散層のうちの少なくとも一つは、半導体基板の第１面から第２面に向かって第１方向に延びる第１領域と、第１領域から第１方向に直交する第２方向に延びる第２領域と、を有する。第２領域に含まれている第１導電型不純物の濃度は、第１領域に含まれている第１導電型不純物の濃度よりも低い。
【図面の簡単な説明】
【０００７】
第１実施形態に係る半導体装置の概略的な構造を示す断面図である。
第１Ｐ型不純物層の形成工程を示す断面図である。
第２Ｐ型不純物層の形成工程を示す断面図である。
第３Ｐ型不純物層の形成工程を示す断面図である。
第４Ｐ型不純物層の形成工程を示す断面図である。
第５Ｐ型不純物層の形成工程を示す断面図である。
各Ｐ型不純物層の熱処理工程を示す断面図である。
層間絶縁膜の形成工程を示す断面図である。
Ｎ型バッファ層およびＰ型コレクタ層を形成する工程を示す断面図である。
第１比較例に係る半導体装置の構造を示す断面図である。
第２比較例に係る半導体装置の構造を示す断面図である。
終端領域の電界分布をシミュレーションした結果の一例を示すグラフである。
第２領域の幅を変えたときの終端領域の電界分布をシミュレーションした結果の一例を示すグラフである。
第２実施形態に係る半導体装置の概略的な構造を示す断面図である。
耐圧をシミュレーションした結果の一例を示す図である。
第３実施形態に係る半導体装置の概略的な構造を示す断面図である。
第１層間絶縁膜に第１開口部を形成する工程を示す断面図である。
第１導電膜の形成工程を示す断面図である。
第１導電膜の一部を除去する工程を示す断面図である。
第２層間絶縁膜に第２開口部を形成する工程を示す断面図である。
第２導電膜の形成工程を示す断面図である。
第２導電膜の一部を除去する工程を示す断面図である。
パッシベーション膜を形成する工程を示す断面図である。
第２領域が、第１領域の両側に延在するガードリング層の断面図である。
第１領域の両側に延在する第２領域の底部が、第１領域の底部よりも浅い位置に配置されているガードリング層の断面図である。
第１領域の外側に延在する第２領域の底部が、第１領域の底部よりも浅い位置に配置されているガードリング層の断面図である。
第１領域の内側に延在する第２領域の底部が、第１領域の底部よりも浅い位置に配置されているガードリング層の断面図である。
第１領域の両側に延在する第２領域の底部が、第１領域の底部よりも深い位置に配置されているガードリング層の断面図である。
第１領域の外側に延在する第２領域の底部が、第１領域の底部よりも深い位置に配置されているガードリング層の断面図である。
第１領域の内側に延在する第２領域の底部が、第１領域の底部よりも深い位置に配置されているガードリング層の断面図である。
第２領域が、第１領域の両側に延在し、第１領域の底部が第２領域に接触しているガードリング層の断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
（第１実施形態）
図１は、第１実施形態に係る半導体装置の概略的な構造を示す断面図である。図１に示す半導体装置１は、トレンチゲート構造を有するＩＧＢＴである。この半導体装置１は、半導体基板１０の表面側にセル領域２０と、終端領域３０を備える。また、セル領域２０および終端領域３０は、層間絶縁膜４０に覆われている。層間絶縁膜４０は、例えば酸化シリコン（ＳｉＯ
２
）膜で構成されている。なお、半導体装置１は、トレンチゲートのＩＧＢＴに限定されず、例えばプレーナゲートのＩＧＢＴであってもよい。
【００１０】
半導体基板１０は、Ｐ型コレクタ層１１、Ｎ型バッファ層１２、Ｎ型ベース層１３と、を有する。以下、各層について説明する。
（【００１１】以降は省略されています）

関連特許