TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024046328
公報種別公開特許公報(A)
公開日2024-04-03
出願番号2022151647
出願日2022-09-22
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 23/48 20060101AFI20240327BHJP(基本的電気素子)
要約【課題】歩留りを向上できる半導体装置を提供する。
【解決手段】一実施形態の半導体装置1は、第1フレーム10と、第1フレーム10と第1方向Xに離間する第2フレーム20と、第2フレーム20の上に設けられる第2チップ21の上方に設けられる第1接合端子24とを備える。第1フレーム10は、第2フレーム20側に延びる第1端子部T2を含む。第1接合端子24は、第1フレーム10側に延びる第2端子部T3を含む。第2端子部T3は、平面部24jと平面部24jからそれぞれ分岐する第1突出部(第1分岐部)24dと第2突出部(第2分岐部)24eとを含む。第1突出部24dの端部及び第2突出部24eの端部は、第1端子部T2の上にそれぞれ接合される。第1突出部24dの第1方向Xの長さは第2突出部24eの第1方向Xの長さと異なる。
【選択図】 図4
特許請求の範囲【請求項1】
第1フレームと、
前記第1フレームの上に設けられる第1チップと、
前記第1フレームと第1方向に離間する第2フレームと、
前記第2フレームの上に設けられる第2チップと、
前記第2チップの上方に設けられ、前記第2チップと電気的に接続される第1接合端子と
を備え、
前記第1フレームは、前記第2フレーム側に延びる第1端子部を含み、
前記第1接合端子は、前記第1フレーム側に延びる第2端子部を含み、
前記第2端子部は、平面部と前記平面部からそれぞれ分岐する第1分岐部と第2分岐部を含み、
前記第1分岐部の端部及び前記第2分岐部の端部は、前記第1端子部の上にそれぞれ接合され、
前記第1分岐部の前記第1方向の長さは前記第2分岐部の前記第1方向の長さと異なる、
半導体装置。
続きを表示(約 860 文字)【請求項2】
前記第2端子部の、前記第1分岐部と前記第2分岐部とに挟まれ、且つ前記第1フレームに向かう第1面は、前記第1端子部の、前記第2フレームに向かう第2面よりも前記第2フレーム側に位置する、
請求項1記載の半導体装置。
【請求項3】
前記第2端子部の前記第1面、前記第1端子部の前記第2面、前記第1分岐部の、前記第2分岐部に向かう第3面、及び前記第2分岐部の、前記第1分岐部に向かう第4面によって囲まれた領域を有する、請求項2記載の半導体装置。
【請求項4】
前記第1端子部は、各々が前記第2フレーム側に突出し、且つ互いに前記第1方向に交差する第2方向に離間する第3分岐部と第4分岐部とを含み、
前記第1分岐部の端部は、前記第3分岐部の上に接合され、
前記第2分岐部の端部は、前記第4分岐部の上に接合され、
前記第1端子部の前記第2面は、前記第3分岐部と前記第4分岐部とに挟まれている、
請求項2記載の半導体装置。
【請求項5】
ゲート電極をさらに有し、
前記第2分岐部は前記第1分岐部よりも前記ゲート電極に近く、前記第2分岐部の前記第1方向の長さは前記第1分岐部の前記第1方向の長さよりも長い、
請求項1記載の半導体装置。
【請求項6】
前記第1端子部は、前記第2フレーム側にそれぞれ分岐する第3分岐部と第4分岐部とを含み、
前記第2端子部の端部は、前記第3分岐部及び前記第4分岐部の上に接合され、
前記第3分岐部の前記第1方向の長さは前記第4分岐部の前記第1方向の長さと異なる、
請求項1記載の半導体装置。
【請求項7】
ゲート電極をさらに有し、
前記第4分岐部は前記第3分岐部よりも前記ゲート電極に近く、前記第4分岐部の前記第1方向の長さは前記第3分岐部の前記第1方向の長さよりも短い、
請求項6記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
続きを表示(約 1,800 文字)【背景技術】
【0002】
リードフレームを用いた半導体装置が知られている。
【先行技術文献】
【特許文献】
【0003】
特開平9-129766号公報
特開2002-76230号公報
特開平8-17993号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
歩留りを向上できる半導体装置を提供する。
【課題を解決するための手段】
【0005】
実施形態に係る半導体装置は、第1フレームと、前記第1フレームの上に設けられる第1チップと、前記第1フレームと第1方向に離間する第2フレームと、前記第2フレームの上に設けられる第2チップと、前記第2チップの上方に設けられ、前記第2チップと電気的に接続される第1接合端子とを備え、前記第1フレームは、前記第2フレーム側に延びる第1端子部を含み、前記第1接合端子は、前記第1フレーム側に延びる第2端子部を含み、前記第2端子部は、平面部と前記平面部からそれぞれ分岐する第1分岐部と第2分岐部とを含み、前記第1分岐部の端部及び前記第2分岐部の端部は、前記第1端子部の上にそれぞれ接合され、前記第1分岐部の前記第1方向の長さは前記第2分岐部の前記第1方向の長さと異なる。
【図面の簡単な説明】
【0006】
図1は、実施形態に係る半導体装置の構成の一例を示す平面図である。
図2は、実施形態に係る半導体装置の内部構成の一例を示す平面図である。
図3は、実施形態に係る半導体装置の内部構成の一部を示す拡大図である。
図4は、実施形態に係る半導体装置の内部構成の一部を示す斜視図である。
図5は、実施形態に係る半導体装置の断面構造の一例を示す断面図である。
図6は、実施形態に係る半導体装置の断面構造の一例を示す断面図である。
図7は、実施形態に係る半導体装置の製造工程における樹脂の形成工程を説明する図である。
図8は、実施形態に係る半導体装置の製造工程における樹脂の形成時の樹脂の流れを説明する図である。
【発明を実施するための形態】
【0007】
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的にまたは自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【0008】
1. 実施形態
実施形態に係る半導体装置について説明する。以下では、リードフレームを用いた半導体装置を例に挙げて説明する。半導体装置は、例えば、トランジスタパッケージに用いられる。
【0009】
1.1 半導体装置の構成
本実施形態に係る半導体装置の構成について、図1及び図2を用いて説明する。図1は、半導体装置の構成の一例を示す平面図である。なお、図1の例では、樹脂は実線で示されている。樹脂によって覆われる内部の構成要素は、破線で示されている。樹脂の外側(樹脂によって覆われない部分)は、実線で示されている。図2は、半導体装置の内部構成の一例を示す平面図である。なお、図2の例では、樹脂は省略されている。
【0010】
図1に示すように、半導体装置1は、リードフレーム10、チップ11、電極12、電極12a、接合部材13、接合端子14、電極端子15、配線16、電極端子17、リードフレーム20、チップ21、電極22、電極22a、接合部材23、接合端子24、電極端子25、配線26、及び樹脂30を含む。なお、以下の説明において、X方向は、リードフレーム10の表面に略平行であり、例えば、リードフレーム10から、リードフレーム20に向かう方向(電極端子17から電極端子15に向かう方向)に対応する。Y方向は、リードフレーム10の表面に略平行であり、例えば、リードフレーム10から電極端子17に向かう方向に対応する。Z方向は、リードフレーム10の表面に略垂直であり、リードフレーム10からチップ11に向かう方向に対応する。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許