特許ウォッチ

公開番号2025177043
公報種別公開特許公報(A)
公開日2025-12-05
出願番号2024083533
出願日2024-05-22
発明の名称量子デバイス及び量子情報処理装置
出願人株式会社日立製作所
代理人青稜弁理士法人
主分類H10N 60/00 20230101AFI20251128BHJP()
要約【課題】ジュール熱の増加を抑制しつつ漏れ磁場を抑制すると共にFidelityを向上できる量子デバイス及び量子情報処理装置を提供する。
【解決手段】量子デバイスは、列状に配置された量子ドットを有する半導体層を含む量子ドット形成層と、量子ドットに磁場を印加するゲート電極を含むゲート電極層と、ゲート電極層と量子ドット形成層との間に設けられ、超伝導材料で構成された磁気遮蔽部を複数含み、且つ、磁気遮蔽部の間に空隙が形成された磁気遮蔽層と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
列状に配置された量子ドットを有する半導体層を含む量子ドット形成層と、
前記量子ドットに磁場を印加するゲート電極を含むゲート電極層と、
前記ゲート電極層と前記量子ドット形成層との間に設けられ、超伝導材料で構成された磁気遮蔽部を複数含み、且つ、前記磁気遮蔽部の間に空隙が形成された磁気遮蔽層と、
を備える、
量子デバイス。
続きを表示（約 1,400 文字）【請求項２】
請求項１に記載の量子デバイスにおいて、
前記ゲート電極層は、前記ゲート電極を含む第１ゲート電極層及び第２ゲート電極層を含み、
前記量子ドット形成層の法線方向に沿う方向をｚ方向とした場合において、前記ｚ方向において前記量子ドット形成層上に前記第１ゲート電極層が配置され、前記第１ゲート電極層上に前記磁気遮蔽層が配置され、前記磁気遮蔽層上に、前記第２ゲート電極層が配置されている、
量子デバイス。
【請求項３】
請求項２に記載の量子デバイスにおいて、
前記磁気遮蔽部は、前記ｚ方向において前記量子ドットと重なる位置に設けられている、
量子デバイス。
【請求項４】
請求項３に記載の量子デバイスにおいて、
前記第２ゲート電極層の前記ゲート電極は、前記ｚ方向において前記磁気遮蔽部と重なる位置に設けられている、
量子デバイス。
【請求項５】
請求項１に記載の量子デバイスにおいて、
前記量子ドットは、
前記磁気遮蔽層には、前記空隙が前記量子ドットの列に沿うように形成される、
量子デバイス。
【請求項６】
請求項１に記載の量子デバイスにおいて、
前記量子ドットは、二次元列状に配置され、
前記磁気遮蔽層には、前記空隙が、第１の方向に並ぶ前記量子ドットの列に沿うように形成され、且つ、前記第１の方向に並ぶ前記量子ドットの列に直交するように形成される、
量子デバイス。
【請求項７】
請求項２に記載の量子デバイスにおいて、
前記ｚ方向と直交する面内の所定の方向の外部磁場が前記量子ドット形成層に対して印加される、
量子デバイス。
【請求項８】
列状に配置された量子ドットを有する半導体層を含む量子ドット形成層と、
ゲート電極を含むゲート電極層と、
超伝導材料で構成される磁気遮蔽層と常伝導体で構成される常伝導体層とを含むバイメタル構造の配線を複数含み、且つ、前記バイメタル構造の配線の間に空隙が形成されたバイメタル配線層と、
を備える、
量子デバイス。
【請求項９】
請求項８に記載の量子デバイスにおいて、
前記ゲート電極層は、前記ゲート電極を含む第１ゲート電極層及び第２ゲート電極層を含み、
前記バイメタル配線層は、第１の方向に沿って前記バイメタル構造の配線が配置された第１バイメタル配線層と、前記第１の方向に直交する第２の方向に沿って前記バイメタル構造の配線が配置された第２バイメタル配線層と、を含み、
前記量子ドット形成層の法線方向に沿う方向をｚ方向とした場合において、前記ｚ方向において前記第１バイメタル配線層上に前記第２バイメタル配線層が配置され、前記第２バイメタル配線層上に、前記量子ドット形成層が配置され、前記量子ドット形成層上に、前記第１ゲート電極層が配置され、前記第１ゲート電極層上に、前記第２ゲート電極層が配置された、
量子デバイス。
【請求項１０】
請求項８に記載の量子デバイスにおいて、
前記バイメタル構造の配線は、前記量子ドット形成層の法線方向に沿う方向をｚ方向とした場合に、前記ｚ方向において前記量子ドットと重なる位置に設けられている、
量子デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、量子デバイス及び量子情報処理装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
シリコン量子コンピュータは、量子ビット（qubit）を使用して情報を処理するコンピュータであり、高度なコヒーレンス時間と既存の半導体製造技術との互換性から、量子コンピューティングの有望な候補として研究及び開発が進められている。
【０００３】
特許文献１は、量子情報処理システムに適用されるフレキシブル基板を開示する。フレキシブル基板は、第１の側にアレイ状に配置された複数の導電性トレースと、第１の側とは反対の第２の側に電子遮蔽層とが形成されている。フレキシブル基板は、電磁遮蔽層が、第１の導電性トレースと第２の導電性トレースとの間に電磁遮蔽を提供するように、第１の導電性トレースと第２の導電性トレースの間に折畳み領域を含む。
【０００４】
特許文献２は、量子コンピューティングデバイスを開示する。量子コンピューティングデバイスは、超伝導体からなるチップセットと、１組のワイヤボンドによってチップセット・ダイに取り付けられた少なくとも１つの超伝導データ線と、１組のワイヤボンドをそれぞれ分離する磁気遮蔽壁とを含む。
【先行技術文献】
【特許文献】
【０００５】
特開２０２２－１３６０８０号公報
特表２０２１－５２１６２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
量子ドットアレイチップは、極低温（例えば１００ｍＫ）で動作し、アレイ状に配置した量子ビットを選択的に制御するため、外部から印加する磁場（例えば０．７Ｔ）に加えて、直交するゲート電極に局所電流を印加して局所磁場を発生し、選択量子ビットの歳差運動の周波数をシフトさせ量子ビット操作を行う。局所磁場は実際には非選択量子ビットにも広がり（漏れ磁場）、Fidelityの劣化要因となる。
【０００７】
そこで、漏れ磁場をキャンセルするため、平行な２線のゲート電極に対して、互いに逆方向の電流を印加することで漏れ磁場をキャンセルすること（以下、「二線方式」と称呼される場合がある。）が行われている。しかし、二線方式では、電流を流す配線数が増加するので、ジュール熱が増大してしまう。
【０００８】
なお、特許文献１の技術は、フレキシブル基板による電磁遮蔽である。特許文献１には、本発明のような空隙を有する電磁遮蔽層が配置される構成について記載されていない。特許文献２には、ワイヤボンド間に、水平方向の空間を隔離する空隙のない鉛直方向に沿った磁気遮蔽壁を設置することが記載されているが、特許文献１と同様、上記本発明の構成について記載されていない。
【０００９】
本発明は上記課題を解決するためになされた。即ち、本発明の目的の一つは、ジュール熱の増加を抑制しつつ漏れ磁場を抑制すると共にFidelityを向上できる量子デバイス及び量子情報処理装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の量子デバイスは、列状に配置された量子ドットを有する半導体層を含む量子ドット形成層と、前記量子ドットに磁場を印加するゲート電極を含むゲート電極層と、前記ゲート電極層と前記量子ドット形成層との間に設けられ、超伝導材料で構成された磁気遮蔽部を複数含み、且つ、前記磁気遮蔽部の間に空隙が形成された磁気遮蔽層と、を備える。
（【００１１】以降は省略されています）

関連特許