特許ウォッチ

公開番号2025169544
公報種別公開特許公報(A)
公開日2025-11-14
出願番号2024074326
出願日2024-05-01
発明の名称半導体装置、半導体装置の製造方法及び電子装置
出願人富士通株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H10D 30/47 20250101AFI20251107BHJP()
要約【課題】高性能の半導体装置を実現する。
【解決手段】半導体装置1Aは、基板10と、その面10a側に設けられるバリア層30Aとを含む。バリア層30Aは、ゲート電極40が設けられる開口部31Aを有する。バリア層30Aには、基板10側から面30a側に向かってAl組成が減少するAl含有窒化物半導体が用いられる。バリア層30Aは、第1濃度のAlを含有する第1層32と、基板10と第1層32との間に設けられ、第1層32よりも高い第2濃度のAlを含有する第2層33とを含むと言える。第1層32は、バリア層30Aの開口部31Aの一部となる第1開口部32aを有する。第2層33は、第1開口部32aに通じ且つそれよりも開口幅が小さく、バリア層30Aの開口部31Aの一部となる第2開口部33aを有する。開口部31Aに、電界集中を抑えるスラント構造のゲート電極40が設けられる。
【選択図】図2
特許請求の範囲【請求項１】
基板と、
前記基板の第１面側に設けられ、第１濃度の第１元素を含有し、第１開口部を有する第１層と、
前記基板の前記第１面と前記第１層との間に設けられ、前記第１濃度とは異なる第２濃度の前記第１元素を含有し、前記第１層の前記第１開口部に通じ且つ前記第１開口部よりも開口幅の小さい第２開口部を有する第２層と、
を含む、半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第１層及び前記第２層は、アモルファスである、請求項１に記載の半導体装置。
【請求項３】
前記第１層及び前記第２層はそれぞれ、前記第１元素を含有し、前記第１元素とは異なる第２元素の窒化物を含む、請求項１に記載の半導体装置。
【請求項４】
前記第１元素はアルミニウムであり、前記第２元素はガリウムであり、
前記第１元素の前記第１濃度は前記第２濃度よりも低い、請求項３に記載の半導体装置。
【請求項５】
前記第１元素は水素であり、前記第２元素はシリコンであり、
前記第１元素の前記第１濃度は前記第２濃度よりも高い、請求項３に記載の半導体装置。
【請求項６】
前記第１面と前記第２層との間に設けられる絶縁膜を含み、
前記第２層の前記第２開口部は、前記絶縁膜に通じる、請求項１に記載の半導体装置。
【請求項７】
前記基板の前記第１面側に設けられ、前記基板側から前記基板側とは反対側に向かって開口幅が広くなる開口部を備えたバリア層を含み、
前記第１層及び前記第２層はそれぞれ、前記バリア層の一部であり、
前記第１層の前記第１開口部及び前記第２層の前記第２開口部はそれぞれ、前記バリア層の前記開口部の一部である、請求項１に記載の半導体装置。
【請求項８】
前記バリア層の前記開口部に設けられるゲート電極と、
前記基板の前記第１面側に、前記ゲート電極と分離されて設けられるドレイン電極と、
を含み、
前記開口部は、前記ゲート電極の、前記バリア層を介して前記第１面と対向する面が、前記第１面から離間しながら前記ドレイン電極側に延びる形状を有する、請求項７に記載の半導体装置。
【請求項９】
基板の第１面側に、第１濃度の第１元素を含有し、第１開口部を有する第１層を形成する工程と、
前記基板の前記第１面と前記第１層との間に、前記第１濃度とは異なる第２濃度の前記第１元素を含有し、前記第１層の前記第１開口部に通じ且つ前記第１開口部よりも開口幅の小さい第２開口部を有する第２層を形成する工程と、
を含む、半導体装置の製造方法。
【請求項１０】
基板と、
前記基板の第１面側に設けられ、第１濃度の第１元素を含有し、第１開口部を有する第１層と、
前記基板の前記第１面と前記第１層との間に設けられ、前記第１濃度とは異なる第２濃度の前記第１元素を含有し、前記第１層の前記第１開口部に通じ且つ前記第１開口部よりも開口幅の小さい第２開口部を有する第２層と、
を含む半導体装置を備える、電子装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
例えば、窒化物半導体装置に関し、アルミニウムを含まない窒化物半導体層を、表面側ほど成膜温度を低くして成膜し、その窒化物半導体層に、エッチングによって、表面側の開口幅が広くなる傾斜側壁を有する凹部を形成する技術が知られている（特許文献１）。
【０００３】
また、電界効果型化合物半導体装置に関し、絶縁膜として、互いに組成或いは密度の異なる２層以上の多層構造膜を形成し、その絶縁膜に、エッチングによって、多層構造膜の層数に応じた段差を含むゲート開口部を形成する技術が知られている（特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
特開２００９－１６４４３７号公報
特開２０１５－７２９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置では、電極が設けられる領域の構成に起因して生じる現象、例えば、ドレイン電極への高電圧印加時にゲート電極のドレイン電極側のエッジに電界集中が生じること等によって、半導体装置の性能劣化が引き起こされる場合がある。
【０００６】
１つの側面では、本発明は、高性能の半導体装置を実現することを目的とする。
【課題を解決するための手段】
【０００７】
１つの態様では、基板と、前記基板の第１面側に設けられ、第１濃度の第１元素を含有し、第１開口部を有する第１層と、前記基板の前記第１面と前記第１層との間に設けられ、前記第１濃度とは異なる第２濃度の前記第１元素を含有し、前記第１層の前記第１開口部に通じ且つ前記第１開口部よりも開口幅の小さい第２開口部を有する第２層と、を含む、半導体装置が提供される。
【０００８】
また、別の態様では、上記のような半導体装置の製造方法、上記のような半導体装置を備える電子装置が提供される。
【発明の効果】
【０００９】
１つの側面では、高性能の半導体装置を実現することが可能になる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る半導体装置の第１例について説明する図である。
第１実施形態に係る半導体装置のバリア層について説明する図である。
第１実施形態に係る半導体装置の製造方法の一例について説明する図（その１）である。
第１実施形態に係る半導体装置の製造方法の一例について説明する図（その２）である。
第１実施形態に係る半導体装置の第２例について説明する図である。
半導体装置における電界強度分布のシミュレーション結果の一例について説明する図である。
第１実施形態に係る半導体装置の第３例について説明する図である。
第１実施形態に係る半導体装置の製造方法の別例について説明する図である。
各種半導体装置の電界強度分布について説明する図（その１）である。
各種半導体装置の電界強度分布について説明する図（その２）である。
第２実施形態に係る半導体装置のバリア層の一例について説明する図である。
第２実施形態に係る半導体装置の製造方法の一例について説明する図（その１）である。
第２実施形態に係る半導体装置の製造方法の一例について説明する図（その２）である。
第３実施形態に係る半導体パッケージの一例について説明する図である。
第４実施形態に係る力率改善回路の一例について説明する図である。
第５実施形態に係る電源装置の一例について説明する図である。
第６実施形態に係る増幅器の一例について説明する図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許