特許ウォッチ

公開番号2025163354
公報種別公開特許公報(A)
公開日2025-10-29
出願番号2024066511
出願日2024-04-17
発明の名称半導体装置、半導体装置の製造方法及び電子装置
出願人富士通株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H10D 30/87 20250101AFI20251022BHJP()
要約【課題】高性能且つ小型の半導体装置を実現する。
【解決手段】半導体装置1Aは、例えば、その出力側及び入力側にそれぞれ、インピーダンス整合を行うプリマッチ回路80A及びプリマッチ回路90Aを備える。出力側のプリマッチ回路80Aは、基板10内に設けられ、基板10の面10a側に設けられるドレイン電極60と接続されるビア81Aと、基板10内に設けられ、ビア81Aのドレイン電極60側とは反対側に設けられる誘電体82Aとを含む。入力側のプリマッチ回路90Aは、基板10内に設けられ、基板10の面10a側に設けられるゲート電極40と接続されるビア91Aと、基板10内に設けられ、ビア91Aのゲート電極40側とは反対側に設けられる誘電体92Aとを含む。半導体装置1Aは、プリマッチ回路80A及びプリマッチ回路90Aのうちのいずれか一方を備えてもよい。
【選択図】図3
特許請求の範囲【請求項１】
基板と、
前記基板の第１面側に設けられる第１電極と、
前記基板内に設けられ、前記第１電極と接続される導体部と、
前記基板内に設けられ、前記導体部の前記第１電極側とは反対側に設けられる誘電体と、
を含む、半導体装置。
続きを表示（約 780 文字）【請求項２】
前記基板の前記第１面側とは反対側の第２面側に設けられた第２電極を含み、
前記第２電極は、前記導体部とは分離され、
前記誘電体は、前記第２電極と前記導体部との間に設けられる、請求項１に記載の半導体装置。
【請求項３】
前記誘電体は、前記導体部の前記第１電極側とは反対側における一部に設けられる、請求項１に記載の半導体装置。
【請求項４】
前記導体部は、前記第１電極から前記基板内に延びるビアである、請求項１に記載の半導体装置。
【請求項５】
前記導体部は、
前記第１電極から前記基板内に延びるビアと、
前記ビアと接続され、前記基板内を前記第１面と平行な方向に延びる配線と、
を含む、請求項１に記載の半導体装置。
【請求項６】
前記第１電極は、前記基板に設けられるトランジスタ素子のドレイン電極である、請求項１に記載の半導体装置。
【請求項７】
前記第１電極は、前記基板に設けられるトランジスタ素子のゲート電極である、請求項１に記載の半導体装置。
【請求項８】
基板の第１面側に第１電極を形成する工程と、
前記基板内に、前記第１電極と接続される導体部を形成する工程と、
前記基板内に、前記導体部の前記第１電極側とは反対側に設けられる誘電体を形成する工程と、
を含む、半導体装置の製造方法。
【請求項９】
基板と、
前記基板の第１面側に設けられる第１電極と、
前記基板内に設けられ、前記第１電極と接続される導体部と、
前記基板内に設けられ、前記導体部の前記第１電極側とは反対側に設けられる誘電体と、
を含む半導体装置を備える、電子装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
例えば、ＭＭＩＣ（Microwave Monolithic Integrated Circuit）のインピーダンス整合に、基板上に設けたキャパシタを用いる技術のほか、ヘテロ接合型トランジスタの高抵抗半導体層を誘電体層としたキャパシタを用いる技術が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開昭６２－３０３６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置では、基板上に設けられる入力用又は出力用の電極が、その外側において当該基板上に設けられるキャパシタと配線で接続され、インピーダンス整合が行われる場合がある。この場合、インピーダンス整合によって半導体装置の高性能化が可能になる一方、基板上での電極とキャパシタとの接続のために半導体装置が大型化することが起こり得る。
【０００５】
１つの側面では、本発明は、高性能且つ小型の半導体装置を実現することを目的とする。
【課題を解決するための手段】
【０００６】
１つの態様では、基板と、前記基板の第１面側に設けられる第１電極と、前記基板内に設けられ、前記第１電極と接続される導体部と、前記基板内に設けられ、前記導体部の前記第１電極側とは反対側に設けられる誘電体と、を含む、半導体装置が提供される。
【０００７】
また、別の態様では、上記のような半導体装置の製造方法、上記のような半導体装置を備える電子装置が提供される。
【発明の効果】
【０００８】
１つの側面では、高性能且つ小型の半導体装置を実現することが可能になる。
【図面の簡単な説明】
【０００９】
半導体装置の構成例について説明する図である。
プリマッチ回路を備える半導体装置の一例について説明する図である。
第１実施形態に係る半導体装置の一例について説明する図である。
第１実施形態に係る半導体装置のインピーダンス整合について説明する図である。
第１実施形態に係る半導体装置の変形例について説明する図である。
第１実施形態に係る半導体装置の製造方法の一例について説明する図（その１）である。
第１実施形態に係る半導体装置の製造方法の一例について説明する図（その２）である。
第２実施形態に係る半導体装置の一例について説明する図である。
第２実施形態に係る半導体装置の製造方法の一例について説明する図（その１）である。
第２実施形態に係る半導体装置の製造方法の一例について説明する図（その２）である。
第２実施形態に係る半導体装置の製造方法の一例について説明する図（その３）である。
第３実施形態に係る半導体パッケージの一例について説明する図である。
第４実施形態に係る力率改善回路の一例について説明する図である。
第５実施形態に係る電源装置の一例について説明する図である。
第６実施形態に係る増幅器の一例について説明する図である。
【発明を実施するための形態】
【００１０】
はじめに、半導体装置のインピーダンス整合について述べる。
半導体装置では、例えば、その入力用又は出力用の電極がキャパシタと配線で接続され、インピーダンス整合が行われる場合がある。この場合、入力用又は出力用の電極と接続されるキャパシタ及び配線を含む回路は、プリマッチ回路とも称される。半導体装置では、このようなプリマッチ回路が用いられ、入力又は出力される信号についてインピーダンス整合が行われ得る。
（【００１１】以降は省略されています）

関連特許