特許ウォッチ

公開番号2025156893
公報種別公開特許公報(A)
公開日2025-10-15
出願番号2024059636
出願日2024-04-02
発明の名称半導体装置の製造方法および半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人,個人
主分類H10D 30/01 20250101AFI20251007BHJP()
要約【課題】平坦な構造をより適切に形成することができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】本実施形態による半導体装置の製造方法は、第1面と、第1面の第1領域に設けられる凸部と、を有する半導体基板の凸部に第1導電型の半導体層を形成することを具備する。本製造方法は、第1面上に、凸部の段差部における膜厚が凸部の上面または第1領域とは異なる第1面の第2領域における膜厚よりも薄くなるように、第1絶縁膜を形成することを具備する。本製造方法は、マスク材をマスクとして第1絶縁膜の一部を除去することにより、凸部の上面を露出させる第1絶縁膜の開口部、および、開口部の縁部から半導体基板とは反対側に突出する第1絶縁膜の突出部を形成することを具備する。本製造方法は、凸部上および第1絶縁膜上に第2絶縁膜を形成することを具備する。本製造方法は、突出部の一部とともに第2絶縁膜を除去することを具備する。
【選択図】図1A
特許請求の範囲【請求項１】
第１面と、前記第１面の第１領域に設けられる凸部と、を有する半導体基板の前記凸部に第１導電型の半導体層を形成し、
前記第１面上に、前記凸部の段差部における膜厚が前記凸部の上面または前記第１領域とは異なる前記第１面の第２領域における膜厚よりも薄くなるように、第１絶縁膜を形成し、
前記第１絶縁膜上にマスク材を形成し、
前記凸部の上方の前記マスク材を除去し、
前記マスク材をマスクとして前記第１絶縁膜の一部を除去することにより、前記凸部の上面を露出させる前記第１絶縁膜の開口部、および、前記開口部の縁部から前記半導体基板とは反対側に突出する前記第１絶縁膜の突出部を形成し、
前記凸部上および前記第１絶縁膜上に第２絶縁膜を形成し、
前記突出部の一部とともに前記第２絶縁膜を除去する、
ことを具備する、半導体装置の製造方法。
続きを表示（約 710 文字）【請求項２】
前記第２絶縁膜を除去した後、
前記凸部上に第３絶縁膜を形成し、
前記第３絶縁膜上に導電膜を形成する、
ことをさらに具備する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１絶縁膜を形成することは、ＨＤＰ（High Density Plasma）法により前記第１絶縁膜を形成することを含む、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１絶縁膜の一部を除去することは、前記マスク材をマスクとした等方性エッチングを行うことを含む、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１領域および前記第２領域は、終端領域である、請求項１に記載の半導体装置の製造方法。
【請求項６】
第１面と、前記第１面の第１領域に設けられる凸部と、を有する半導体基板と、
前記第１領域とは異なる前記第１面の第２領域で前記第１面上に設けられた第１絶縁膜と、
を備え、
前記第１絶縁膜は、前記凸部の周囲における前記第１絶縁膜の上面から前記半導体基板とは反対側に突出する突出部を有する、半導体装置。
【請求項７】
前記半導体基板は、前記凸部に設けられる第１導電型の半導体層をさらに有し、
前記凸部上に設けられる第３絶縁膜と、
前記第３絶縁膜上に設けられる導電膜と、
をさらに備える、請求項６に記載の半導体装置。
【請求項８】
前記第１絶縁膜の上面の高さは、前記凸部の上面の高さと略同じである、請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法および半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体装置において、セル領域と終端領域との構造差により、ＣＭＰ（Chemical Mechanical Polishing）による平坦構造の形成が難しい場合がある。
【先行技術文献】
【特許文献】
【０００３】
特許第３１７１１６６号公報
特許第２８７４４８６号公報
特許第２６６５５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
平坦な構造をより適切に形成することができる半導体装置の製造方法および半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による半導体装置の製造方法は、第１面と、第１面の第１領域に設けられる凸部と、を有する半導体基板の凸部に第１導電型の半導体層を形成することを具備する。本製造方法は、第１面上に、凸部の段差部における膜厚が凸部の上面または第１領域とは異なる第１面の第２領域における膜厚よりも薄くなるように、第１絶縁膜を形成することを具備する。本製造方法は、第１絶縁膜上にマスク材を形成することを具備する。本製造方法は、凸部上のマスク材を除去することを具備する。本製造方法は、マスク材をマスクとして第１絶縁膜の一部を除去することにより、凸部の上面を露出させる第１絶縁膜の開口部、および、開口部の縁部から半導体基板とは反対側に突出する第１絶縁膜の突出部を形成することを具備する。本製造方法は、凸部上および第１絶縁膜上に第２絶縁膜を形成することを具備する。本製造方法は、突出部の一部とともに第２絶縁膜を除去することを具備する。
【図面の簡単な説明】
【０００６】
第１実施形態による半導体装置の製造方法の一例を示す断面図である。
図１Ａに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｂに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｃに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｄに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｅに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｆに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｇに続く、半導体装置の製造方法の一例を示す断面図である。
図１Ｈに続く、半導体装置の製造方法の一例を示す断面図である。
第１実施形態の第１比較例による半導体装置の製造方法の一例を示す断面図である。
図２Ａに続く、半導体装置の製造方法の一例を示す断面図である。
第１実施形態の第２変形例による半導体装置の製造方法の一例を示す断面図である。
図３Ａに続く、半導体装置の製造方法の一例を示す断面図である。
第２実施形態による半導体装置の製造方法の一例を示す断面図である。
図４Ａに続く、半導体装置の製造方法の一例を示す断面図である。
図４Ｂに続く、半導体装置の製造方法の一例を示す断面図である。
図４Ｃに続く、半導体装置の製造方法の一例を示す断面図である。
第２実施形態の第１比較例による半導体装置の製造方法の一例を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１Ａ～図１Ｉは、第１実施形態による半導体装置の製造方法の一例を示す断面図である。半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。図１Ａ～図１Ｉは、ＩＧＢＴの終端領域を示す。
【０００９】
図１Ａ中に示すＺ軸は、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
【００１０】
半導体基板１０は、面Ｆ１と、凸部１１と、を有する。凸部１１は、面Ｆ１の領域Ａ１に設けられ、面Ｆ１からＺ方向に突出する。領域Ａ１とは異なる面Ｆ１の領域Ａ２は、凸部１１が設けられない領域である。領域Ａ１、Ａ２は、終端領域に含まれる。半導体基板１０は、例えば、シリコン（Ｓｉ）基板である。
（【００１１】以降は省略されています）

関連特許