特許ウォッチ

公開番号2025149022
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2024049448
出願日2024-03-26
発明の名称駆動回路及び電気音響変換システム
出願人ミツミ電機株式会社
代理人個人,個人
主分類H04R 3/00 20060101AFI20251001BHJP(電気通信技術)
要約【課題】消費電力を抑制することが可能な駆動回路を提供する。
【解決手段】駆動回路10は、入力信号を増幅し、増幅した信号を出力信号として出力する増幅器12と、前記出力信号を、前記入力信号の電圧波形に基づき電圧値が変更されるプルアップ電圧VBSTにプルアップし、プルアップされた前記出力信号を駆動信号として、圧電素子21により駆動されるMEMSスピーカー20の前記圧電素子に供給するプルアップ回路と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
入力信号を増幅し、増幅した信号を出力信号として出力する増幅器と、
前記出力信号を、前記入力信号の電圧波形に基づき電圧値が変更されるプルアップ電圧にプルアップし、プルアップされた前記出力信号を駆動信号として、圧電素子により駆動されるＭＥＭＳスピーカーの前記圧電素子に供給するプルアップ回路と、
を備える駆動回路。
続きを表示（約 700 文字）【請求項２】
前記出力信号の電圧が第１電圧のときの前記プルアップ電圧は、前記出力信号の電圧が前記第１電圧より高い第２電圧のときの前記プルアップ電圧より低い請求項１に記載の駆動回路。
【請求項３】
前記出力信号の電圧が第１電圧のときの前記プルアップ電圧は、前記出力信号の電圧波形における最大電圧以下かつ前記第１電圧以上である請求項２に記載の駆動回路。
【請求項４】
前記入力信号の電圧波形に基づき前記増幅器の電源電圧が設定され、
前記プルアップ電圧は、前記電源電圧である請求項１から３のいずれか一項に記載の駆動回路。
【請求項５】
前記増幅器は、Ｇ級アンプまたはＨ級アンプである請求項４に記載の駆動回路。
【請求項６】
前記駆動信号のうち可聴域の周波数成分を通過させ、かつ可聴域より高い周波数成分を抑圧するローパスフィルタを備える請求項１から３のいずれか一項に記載の駆動回路。
【請求項７】
前記圧電素子は、圧電体と、前記圧電体に電圧を印加する第１電極及び第２電極と、を備え、
前記駆動信号は、前記第１電極に対し前記第２電極が正の電圧となるように前記圧電素子に供給される請求項１から３のいずれか一項に記載の駆動回路。
【請求項８】
前記圧電体は、前記第１電極に対し前記第２電極の方が正に自発分極されている請求項７に記載の駆動回路。
【請求項９】
請求項１から３のいずれか一項に記載の駆動回路と、
前記ＭＥＭＳスピーカーと、
を備える電気音響変換システム。

発明の詳細な説明【技術分野】
【０００１】
本開示は、駆動回路及び電気音響変換システムに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
電気音響変換器として、ＭＥＭＳ（Micro Electro Mechanical Systems）を用いたスピーカーが知られている。ＭＥＭＳの駆動部として圧電素子を用いることが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特許第７１５７３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
圧電素子の圧電体に直流電圧を印加することで、圧電体が分極する。圧電体に印加された直流電圧を印加した後も圧電体は分極状態を維持する。このため、圧電体の圧電特性を高く維持することができる。圧電体に分極とは逆方向の電圧が加わると、分極が消失した状態となる、いわゆる脱分極が生じる。圧電体の脱分極を抑制するために、圧電素子には正の駆動信号を供給する。しかし、圧電素子に正の駆動信号を供給しようとすると、駆動回路の消費電力が大きくなる。
【０００５】
本開示は、消費電力を抑制することが可能な駆動回路及び電気音響変換システムを提供する。
【課題を解決するための手段】
【０００６】
本開示の実施形態によれば、駆動回路は、入力信号を増幅し、増幅した信号を出力信号として出力する増幅器と、前記出力信号を、前記入力信号の電圧波形に基づき電圧値が変更されるプルアップ電圧にプルアップし、プルアップされた前記出力信号を駆動信号として、圧電素子により駆動されるＭＥＭＳスピーカーの前記圧電素子に供給するプルアップ回路と、を備える。
【発明の効果】
【０００７】
本開示によれば、消費電力を抑制できる。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係る電気音響変換システムのブロック図である。
図２は、第１実施形態におけるＭＥＭＳスピーカーの平面図である。
図３は、第１実施形態に係る駆動回路のブロック図である。
図４は、第１比較例に係る駆動回路のブロック図である。
図５（ａ）及び図５（ｂ）は、Ａ級またはＢ級アンプ及びＨ級アンプの動作を説明する時間に対する電圧を示す図である。
図６（ａ）及び図６（ｂ）は、第１比較例における時間に対する電圧を示す図である。
図７は、第２比較例に係る駆動回路のブロック図である。
図８（ａ）から図８（ｅ）は、第１比較例における時間に対する電圧を示す図である。
図９（ａ）及び図９（ｂ）は、第１実施形態における時間に対する電圧を示す図である。
図１０は、第２実施形態に係る駆動回路のブロックである。
図１１は、第２実施形態に係る電気音響変換システムのブロック図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本開示を実施するための形態について詳細に説明する。下記の実施形態は、発明の技術思想を具体化するための例示であり、本発明を記載された構成や数値に限定するものではない。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を適宜省略する場合がある。各図面が示す各部材の大きさ、位置関係等は、発明の理解を容易にするために誇張して描かれている場合がある。
【００１０】
（第１実施形態）
図１は、第１実施形態に係る電気音響変換システムのブロック図である。第１実施形態に係る電気音響変換システム１００は、デジタルアナログ変換器（ＤＡＣ：Digital Analog Convertor）３０、駆動回路１０及びＭＥＭＳスピーカー２０を備えている。電気音響変換システム１００には、デジタル音声信号生成部２８から音声デジタル信号が入力する。
（【００１１】以降は省略されています）

関連特許