特許ウォッチ

公開番号2025132491
公報種別公開特許公報(A)
公開日2025-09-10
出願番号2024030110
出願日2024-02-29
発明の名称保護膜形成用複合シート及び半導体装置の製造方法
出願人リンテック株式会社
代理人弁理士法人大谷特許事務所
主分類H01L 21/301 20060101AFI20250903BHJP(基本的電気素子)
要約【課題】帯電抑制性に優れ、しかも半導体製造工程における作業性を向上することのできる保護膜形成用複合シートを提供する。
【解決手段】基材、緩衝層、中間剥離層、及び保護膜形成層をこの順で有し、前記緩衝層、前記中間剥離層、及び前記保護膜形成層の少なくともいずれかの層が、帯電防止剤を含有する、保護膜形成用複合シートとした。
【選択図】図1
特許請求の範囲【請求項１】
基材、緩衝層、中間剥離層、及び保護膜形成層をこの順で有し、
前記緩衝層、前記中間剥離層、及び前記保護膜形成層の少なくともいずれかの層が、帯電防止剤を含有する、保護膜形成用複合シート。
続きを表示（約 390 文字）【請求項２】
前記緩衝層、前記中間剥離層、及び前記保護膜形成層のうちの２つ以上の層が、前記帯電防止剤を含有する、請求項１に記載の保護膜形成用複合シート。
【請求項３】
前記緩衝層、前記中間剥離層、及び前記保護膜形成層のすべての層が、前記帯電防止剤を含有する、請求項１に記載の保護膜形成用複合シート。
【請求項４】
前記保護膜形成層が、熱硬化性の保護膜形成層である、請求項１～３のいずれか１項に記載の保護膜形成用複合シート。
【請求項５】
前記中間剥離層が、エチレン－酢酸ビニル共重合体を含有する、請求項１～３のいずれか１項に記載の保護膜形成用複合シート。
【請求項６】
請求項１～３のいずれか１項に記載の保護膜形成用複合シートを用いて、半導体ウエハのバンプ形成面に保護膜を形成する工程を含む、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、保護膜形成用複合シート及び半導体装置の製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
近年、いわゆるフェースダウン方式と呼ばれる実装法を用いた半導体装置の製造が行われている。フェースダウン方式においては、回路面にバンプを備える半導体チップと、当該半導体チップ搭載用の基板とを、当該半導体チップの回路面と当該基板とが対向するように積層することによって、当該半導体チップを当該基板上に搭載する。
なお、当該半導体チップは、通常、回路面にバンプを備える半導体ウエハを個片化して得られる。
【０００３】
ところで、バンプを備える半導体ウエハには、バンプと半導体ウエハとの接合部分（以下、「バンプネック」ともいう）を保護する目的で、保護膜が設けられることがある。
例えば、特許文献１では、基材と、粘着剤層と、熱硬化性樹脂層とがこの順で積層された積層体を、熱硬化性樹脂層を貼り合わせ面にして、バンプを備える半導体ウエハのバンプ形成面に押圧して貼付した後、当該熱硬化性樹脂層を加熱して硬化させることで保護膜を形成している。
【先行技術文献】
【特許文献】
【０００４】
特開２０１５－０９２５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、半導体の信頼性に対する要求が高まりつつあり、半導体製造工程においては、半導体ウエハに形成されている回路の損傷等を抑制する観点から、帯電抑制に対する要求が高まりつつある。また、半導体製造工程において、作業性の向上は、常に要求されている課題である。
【０００６】
そこで、本発明は、帯電抑制性に優れ、しかも半導体製造工程における作業性を向上することのできる保護膜形成用複合シート、及び当該保護膜形成用複合シートを用いた半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明によれば、下記［１］～［６］が提供される。
［１］基材、緩衝層、中間剥離層、及び保護膜形成層をこの順で有し、
前記緩衝層、前記中間剥離層、及び前記保護膜形成層の少なくともいずれかの層が、帯電防止剤を含有する、保護膜形成用複合シート。
［２］前記緩衝層、前記中間剥離層、及び前記保護膜形成層のうちの２つ以上の層が、前記帯電防止剤を含有する、上記［１］に記載の保護膜形成用複合シート。
［３］前記緩衝層、前記中間剥離層、及び前記保護膜形成層のすべての層が、前記帯電防止剤を含有する、上記［１］に記載の保護膜形成用複合シート。
［４］前記保護膜形成層が、熱硬化性の保護膜形成層である、上記［１］～［３］のいずれか１つに記載の保護膜形成用複合シート。
［５］前記中間剥離層が、エチレン－酢酸ビニル共重合体を含有する、上記［１］～［４］のいずれか１つに記載の保護膜形成用複合シート。
［６］上記［１］～［５］のいずれか１つに記載の保護膜形成用複合シートを用いて、半導体ウエハのバンプ形成面に保護膜を形成する工程を含む、半導体装置の製造方法。
【発明の効果】
【０００８】
本発明によれば、帯電抑制性に優れ、しかも半導体製造工程における作業性を向上することのできる保護膜形成用複合シート、及び当該保護膜形成用複合シートを用いた半導体装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【０００９】
本実施形態の保護膜形成用複合シートの一例を示す模式的断面図である。
本実施形態の保護膜形成用複合シートの他の例を示す模式的断面図である。
本実施形態の半導体装置の製造方法の一部を示す模式的断面図である。
本実施形態の半導体装置の製造方法の一部を示す模式的断面図である。
本実施形態の半導体装置の製造方法の一部を示す模式的断面図である。
本実施形態の半導体装置の製造方法の一部を示す模式的断面図である。
【発明を実施するための形態】
【００１０】
本明細書において、質量平均分子量（Ｍｗ）及び数平均分子量（Ｍｎ）は、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）法で測定される標準ポリスチレン換算の値であり、具体的には実施例に記載の方法に基づいて測定した値である。
（【００１１】以降は省略されています）

関連特許