特許ウォッチ

公開番号2025119615
公報種別公開特許公報(A)
公開日2025-08-14
出願番号2025063196,2022535979
出願日2025-04-07,2021-07-05
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 11/54 20060101AFI20250806BHJP(情報記憶)
要約【課題】劣化したデータの復元を行う半導体装置を提供する。
【解決手段】第1回路と、記憶部と、演算部と、を有する半導体装置であって、第1回路は、電流源と、第1スイッチと、を有し、記憶部は、第1トランジスタと、第1容量と、を有し、演算部は、第2トランジスタを有する。第1トランジスタの第1端子は、第1スイッチの制御端子に電気的に接続され、第1スイッチの第1端子は、電流源の出力端子に電気的に接続され、第1スイッチの第2端子は、第2トランジスタの第1端子に電気的に接続されている。演算部に保持されているデータを復元するとき、第1トランジスタをオン状態にして、記憶部に保持されているデータを、第1トランジスタを介して、第1スイッチの制御端子に与える。第1スイッチは、当該データに応じて、オン状態又はオフ状態の一方になり、電流源から第2トランジスタを介して演算部に電流を流して、演算部の保持部に電荷を補充する。
【選択図】図1
特許請求の範囲【請求項１】
第１回路と、第２回路と、第３回路と、を有し、
前記第１回路は、電流源と、第１スイッチと、を有し、
前記第２回路は、第１トランジスタと、第２トランジスタと、第３トランジスタと、第１容量と、を有し、
前記第３回路は、第４トランジスタと、第５トランジスタと、第６トランジスタと、第７トランジスタと、第８トランジスタと、第２容量と、を有し、
前記第１トランジスタの第１端子は、前記第１スイッチの制御端子に電気的に接続され、
前記第１トランジスタの第２端子は、前記第２トランジスタの第１端子に電気的に接続され、
前記第２トランジスタの第２端子は、前記第１容量の第１端子に電気的に接続され、
前記第２トランジスタのゲートは、前記第１容量の第２端子と、前記第３トランジスタの第１端子に電気的に接続され、
前記第３トランジスタの第２端子は、書き込みデータ線に電気的に接続され、
前記第１スイッチの第１端子は、前記電流源の出力端子に電気的に接続され、
前記第１スイッチの第２端子は、前記第４トランジスタの第１端子に電気的に接続され、
前記第４トランジスタの第２端子は、前記第２容量の第１端子に電気的に接続され、
前記第２容量の第２端子は、定電圧が供給される配線と電気的に接続され、
前記第５トランジスタの第１端子は、前記第４トランジスタの第１端子に電気的に接続され、
前記第６トランジスタの第１端子は、前記第５トランジスタの第２端子に電気的に接続され、
前記第６トランジスタの第２端子は、前記定電圧が供給される配線と電気的に接続され、
前記第７トランジスタの第１端子は、前記第５トランジスタの第２端子に電気的に接続され、
前記第７トランジスタの第２端子は、第１電流が出力される配線に電気的に接続され、
前記第８トランジスタの第１端子は、前記第５トランジスタの第２端子に電気的に接続され、
前記第８トランジスタの第２端子は、第２電流が出力される配線に電気的に接続されている、
半導体装置。
続きを表示（約 190 文字）【請求項２】
請求項１において、
第４回路を有し、
前記第４回路は、ラッチ回路を有し、
前記第１トランジスタの第１端子と前記第１スイッチの制御端子との電気的な接続は、前記第４回路の第１端子が前記第１トランジスタの第１端子に電気的に接続され、前記第４回路の第２端子が前記第１スイッチの制御端子に電気的に接続されていることでなされている、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置、及び電子機器に関する。
続きを表示（約 3,300 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、駆動方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
【背景技術】
【０００３】
現在、人間の脳の仕組みを模した集積回路の開発が盛んに進められている。当該集積回路は、脳の仕組みが電子回路として組み込まれており、人間の脳の「ニューロン」と「シナプス」に相当する回路を有する。そのため、そのような集積回路を、「ニューロモーフィック」、「ブレインモーフィック」、「ブレインインスパイア」などと呼ぶこともある。当該集積回路は、非ノイマン型アーキテクチャを有し、処理速度の増加に伴って消費電力が大きくなるノイマン型アーキテクチャと比較して、極めて少ない消費電力で並列処理を行えると期待されている。
【０００４】
「ニューロン」と「シナプス」とを有する神経回路網を模した情報処理のモデルは、人工ニューラルネットワーク（ＡＮＮ）と呼ばれる。例えば、非特許文献１、及び非特許文献２には、ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を用いて、人工ニューラルネットワークを構成した演算装置について開示されている。
【先行技術文献】
【非特許文献】
【０００５】
Ｍ．Ｋａｎｇｅｔａｌ．， ”ＩＥＥＥＪｏｕｒｎａｌＯｆＳｏｌｉｄ－ＳｔａｔｅＣｉｒｃｕｉｔｓ”，２０１８，Ｖｏｌｕｍｅ５３，Ｎｏ．２，ｐ．６４２－６５５．
Ｊ．Ｚｈａｎｇｅｔａｌ．， “ＩＥＥＥＪｏｕｒｎａｌＯｆＳｏｌｉｄ－ＳｔａｔｅＣｉｒｃｕｉｔｓ”，２０１７，Ｖｏｌｕｍｅ５２，Ｎｏ．４，ｐ．９１５－９２４．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
人工ニューラルネットワークでは、２つのニューロン同士を結合するシナプスの結合強度（重み係数という場合がある。）と、２つのニューロン間で伝達する信号と、を乗じる計算が行われる。特に、階層型の人工ニューラルネットワークでは、第１層の複数の第１ニューロンと第２層の第２ニューロンの一との間のそれぞれのシナプスの結合強度と、第１層の複数の第１ニューロンから第２層の第２ニューロンの一に入力されるそれぞれの信号と、を乗じて足し合わせる、つまり、結合強度と信号との積和演算を行う必要がある。積和演算に用いる、当該結合強度の数、当該信号を示すパラメータの数は、人工ニューラルネットワークの規模に応じて、決まる。また、第２ニューロンは、シナプスの結合強度と第１ニューロンが出力した信号との積和演算の結果を用いて、活性化関数による演算を行って、当該演算結果を信号として、第３層目の第３ニューロンに対して出力する。つまり、人工ニューラルネットワークは、階層の数、ニューロン数などが多くなる程、「ニューロン」及び「シナプス」のそれぞれに相当する回路の数が多くなり、演算量も膨大になることがある。これにより、回路の消費電力が大きくなり、回路からの発熱量も大きくなることがある。
【０００７】
また、チップを構成する回路の数が増えると消費電力が高くなり、装置の駆動時に発生する発熱量も大きくなる。特に、発熱量が高くなるほど、チップに含まれている回路素子の特性に影響が出るため、チップを構成する回路は温度による影響を受けにくい回路素子を有することが好ましい。また、チップに含まれているトランジスタ、電流源などの特性がばらつくと、演算結果もばらついてしまう。
【０００８】
また、上記の積和演算を行う際、乗算を行う回路（本明細書では乗算セルと呼称する。）には、乗数（被乗数の場合がある。）として重み係数を保持し続ける必要がある。そのため、乗算セルには、重み係数を保持する容量などの記憶素子が設けられるが、時間経過によって記憶素子に保持されているデータが劣化して、重み係数の値が変化する場合がある。データの劣化は、記憶素子に保持されている電荷が減少することによって起こる。電荷が減少する原因としては、例えば、記憶素子から流れるリーク電流が挙げられ、リーク電流の種類としては、例えば、トランジスタなどのスイッチング素子においてオフ状態時に流れるリーク電流、容量素子において一対の電極間に有する誘電体を介して流れるリーク電流などがある。トランジスタなどのスイッチング素子においてオフ状態時に流れるリーク電流の場合、容量素子の容量値を大きくすることでリーク電流の影響を小さくすることができる。一方、容量素子において一対の電極間に有する誘電体を介して流れるリーク電流の場合、容量素子の容量値を大きくしても一対の電極の単位面積当たりのリーク電流の量は変わらないため、全体としてリーク電流の影響を小さくすることは難しい。
【０００９】
したがって、乗算セルを含む演算回路は、乗算セルに保持されるデータの劣化を防ぐためには、容量素子の容量値を大きくする以外の対策が必要となる。当該対策の一例としては、乗算セルの記憶素子への重み係数の再書き込みを定期的に行うことが挙げられる。又は、乗算セルを含む演算回路にダミーセルなどを設けて、当該ダミーセルに保持されているデータを監視して、当該データが劣化したときに、乗算セルへの重み係数の再書き込みを行うことも好適である。なお、本明細書等において、データの再書き込みとは、セルに元々保持されていたデータと、同じデータを当該セルに再び書き込む動作のことをいうものとする。また、データの再書き込みは、保持していた電荷量の絶対値が小さくなってしまったセルに対して、データを復元するために元々保持されていた同じ量の電荷を補充する動作のことも指すものとする。
【００１０】
本発明の一態様は、積和演算、及び／又は関数演算を行う半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、乗算セルに保持するデータの再書き込みを行う半導体装置を提供することを課題の一とする。又は、本発明の一態様は、デジタル値を保持し、当該デジタル値に対してデジタルアナログ変換を行って、アナログ値による演算を行う半導体装置を提供することを課題の一とする。又は、本発明の一態様は、ＣＮＮ（ＣｏｎｖｏｌｕｔｉｏｎａｌＮｅｕｒａｌＮｅｔｗｏｒｋ）などの畳み込み処理を行う半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、ＡＩ（ＡｒｔｉｆｉｃｉａｌＩｎｔｅｌｌｉｇｅｎｃｅ）向けの半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、ＤＮＮ（ＤｅｅｐＮｅｕｒａｌＮｅｔｗｏｒｋ）向けの半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、消費電力が低い半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、環境の温度の影響を受けにくい半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、トランジスタの特性ばらつきの影響を受けにくい半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、電流源の特性ばらつきの影響を受けにくい半導体装置などを提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。
（【００１１】以降は省略されています）

関連特許