特許ウォッチ

公開番号2025107270
公報種別公開特許公報(A)
公開日2025-07-17
出願番号2025074541,2021016618
出願日2025-04-28,2021-02-04
発明の名称光電変換装置
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H04N 25/70 20230101AFI20250710BHJP(電気通信技術)
要約【課題】精度が向上された光電変換装置を提供する。
【解決手段】複数の画素が複数の列をなすように配された画素アレイと、前記画素アレイの複数の列の各々に対応して配された列回路と、を有する光電変換装置であって、前記列回路は、サンプルホールド部と、前記サンプルホールド部に電位を供給する電位線を含む複数の電位線とを有し、前記複数の電位線が前記光電変換装置において共通化又は分離されている。
【選択図】図4
特許請求の範囲【請求項１】
複数の画素が、複数の列をなすように配された画素アレイと、
前記画素アレイの複数の列の各々に対応して配された列回路と、
を有する光電変換装置であって、
前記列回路は、
縦続接続された第１反転増幅器及び第１ソースフォロワ回路を含み、対応する列の画素から出力された信号を保持する第１サンプルホールド部と、
前記信号に基づくアナログ信号をデジタル信号に変換するアナログデジタル変換回路と、
前記第１反転増幅器及び前記第１ソースフォロワ回路のうちの少なくとも１つに駆動電位を供給する第１電位線と、
前記アナログデジタル変換回路の一部に駆動電位を供給する第３電位線と、
を有し、
前記第１電位線と前記第３電位線とが、前記光電変換装置において分離されている
ことを特徴とする光電変換装置。
続きを表示（約 1,100 文字）【請求項２】
前記アナログデジタル変換回路は、デジタルアナログ変換回路、積分器及び量子化器を含むデルタ－シグマ型であり、
前記第３電位線は、前記量子化器に駆動電位を供給し、
前記列回路は、前記デジタルアナログ変換回路に駆動電位を供給する第４電位線を更に有し、
前記第３電位線と前記第４電位線とが、前記光電変換装置において分離されている
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第１電位線と前記第４電位線とが、前記光電変換装置において共通化されている
ことを特徴とする請求項２に記載の光電変換装置。
【請求項４】
前記第１電位線と前記第４電位線とが共通化されるノードは、複数の前記列回路の各々に対応して設けられている
ことを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記第１電位線と前記第４電位線とが共通化されるノードは、複数の前記列回路について共通に設けられている
ことを特徴とする請求項３に記載の光電変換装置。
【請求項６】
前記複数の列のうちの第１列の前記列回路に含まれる前記第１電位線及び前記第４電位線が、前記複数の列のうちの第２列の前記列回路に含まれる前記第１電位線と前記第４電位線と共通化されている
ことを特徴とする請求項３に記載の光電変換装置。
【請求項７】
前記第３電位線は、前記積分器に駆動電位を供給する
ことを特徴とする請求項２乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記第４電位線は、前記積分器に駆動電位を供給する
ことを特徴とする請求項２乃至６のいずれか１項に記載の光電変換装置。
【請求項９】
前記第１サンプルホールド部は、対応する列の画素への入射光に基づく第１信号を保持し、
前記列回路は、
縦続接続された第２反転増幅器及び第２ソースフォロワ回路を含み、対応する列の画素のリセット状態に基づく第２信号を保持する第２サンプルホールド部と、
前記第２反転増幅器及び前記第２ソースフォロワ回路のうちの少なくとも１つに駆動電位を供給する第２電位線と、
を更に有し、
前記第１電位線と前記第２電位線とが、前記光電変換装置において共通化されている
ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記駆動電位は、電源電位、グラウンド電位及び基準電位のいずれかである
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
特許文献１は、画素から出力される信号を保持するサンプルホールド部を備えた固体撮像素子を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１９／０６９６１４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されているような光電変換装置において、更なる精度の向上が求められている。
【０００５】
そこで、本発明は、精度が向上された光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、複数の画素が、複数の列をなすように配された画素アレイと、前記画素アレイの複数の列の各々に対応して配された列回路と、を有する光電変換装置であって、前記列回路は、縦続接続された第１反転増幅器及び第１ソースフォロワ回路を含み、対応する列の画素から出力された信号を保持する第１サンプルホールド部と、前記信号に基づくアナログ信号をデジタル信号に変換するアナログデジタル変換回路と、前記第１反転増幅器及び前記第１ソースフォロワ回路のうちの少なくとも１つに駆動電位を供給する第１電位線と、前記アナログデジタル変換回路の一部に駆動電位を供給する第３電位線と、を有し、前記第１電位線と前記第３電位線とが、前記光電変換装置において分離されていることを特徴とする光電変換装置が提供される。
【発明の効果】
【０００７】
本発明によれば、精度が向上された光電変換装置が提供される。
【図面の簡単な説明】
【０００８】
第１実施形態に係る光電変換装置の概略構成を示すブロック図である。
第１実施形態に係る画素の回路図である。
第１実施形態に係る画素からの信号の読み出し動作を説明するタイミングチャートである。
第１実施形態に係る１列の回路構成及び配線の接続を示すブロック図である。
第１実施形態に係るリセット信号用の第２サンプルホールド部の構成を示すブロック図である。
第１実施形態に係る画素信号用の第１サンプルホールド部の構成を示すブロック図である。
第１実施形態に係るＡＤ変換部の構成を示すブロック図である。
第２実施形態に係る１列の回路構成及び配線の接続を示すブロック図である。
第３実施形態に係る１列の回路構成及び配線の接続を示すブロック図である。
第３実施形態に係るＡＤ変換部の構成を示すブロック図である。
第４実施形態に係る１列の回路構成及び配線の接続を示すブロック図である。
第５実施形態に係る１列の回路構成及び配線の接続を示すブロック図である。
第６実施形態に係る１列の回路構成及び配線の接続を示すブロック図である。
第７実施形態に係るＡＤ変換部の構成を示すブロック図である。
第８実施形態に係るサンプルホールド部の配置を示すブロック図である。
第９実施形態に係る撮像システムの概略構成を示すブロック図である。
第１０実施形態に係る撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。
【００１０】
［第１実施形態］
図１は、本実施形態に係る光電変換装置１００の概略構成を示すブロック図である。光電変換装置１００は、画素アレイ１０、垂直走査回路２０、負荷回路部３０、信号保持部４０、アナログデジタル変換部（ＡＤ変換部）５０、デジタルメモリ部６０、水平走査回路６４、デジタル信号処理部７０、出力部８０及び制御回路９０を有している。これらの回路は１又は２以上の半導体基板上に形成され得る。なお、本実施形態の光電変換装置１００は、画像を取得する撮像装置であるものとするが、これに限定されるものではない。例えば、光電変換装置は、焦点検出装置、測距装置、ＴＯＦ（Ｔｉｍｅ－Ｏｆ－Ｆｌｉｇｈｔ）カメラ等であってもよい。
（【００１１】以降は省略されています）

関連特許