特許ウォッチ

公開番号2025104565
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2023222459
出願日2023-12-28
発明の名称アレイ基板及び表示装置
出願人シャープディスプレイテクノロジー株式会社
代理人弁理士法人暁合同特許事務所
主分類G09F 9/30 20060101AFI20250703BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】寄生容量を低減して信号遅延を抑制する。
【解決手段】アレイ基板21は、ゲート配線26と、ゲート配線26と交差するソース配線27と、ゲート配線26とソース配線27との交差部に設けられたスイッチング素子23と、スイッチング素子23に設けられた半導体膜23Aと、ゲート配線26と半導体膜23Aとの間に介在する第1絶縁膜F2と、半導体膜23Aとソース配線27との間に介在する第2絶縁膜F4と、を備える。ソース配線27は、ゲート配線26に対し、第1絶縁膜F2及び第2絶縁膜F4を介して重畳する。
【選択図】図5
特許請求の範囲【請求項１】
アレイ基板であって、
ゲート配線と、
前記ゲート配線と交差するソース配線と、
前記ゲート配線と前記ソース配線との交差部に設けられたスイッチング素子と、
前記スイッチング素子に設けられた半導体膜と、
前記ゲート配線と前記半導体膜との間の層に配される第１絶縁膜と、
前記半導体膜と前記ソース配線との間の層に配される第２絶縁膜と、を備え、
前記ソース配線は、前記ゲート配線に対し、前記第１絶縁膜及び前記第２絶縁膜を介して重畳する、アレイ基板。
続きを表示（約 510 文字）【請求項２】
請求項１に記載のアレイ基板であって、
前記スイッチング素子は、前記半導体膜に接続されたソース電極を有し、
前記ソース配線は、前記ソース電極に接続されることにより、前記ソース電極を経由して前記半導体膜と接続され、
前記ソース電極は、前記第１絶縁膜と、前記第２絶縁膜との間に設けられている、アレイ基板。
【請求項３】
請求項２に記載のアレイ基板であって、
前記ソース電極は、前記ゲート配線と非重畳である、アレイ基板。
【請求項４】
請求項２に記載のアレイ基板であって、
中継電極を備え、
前記スイッチング素子は、前記半導体膜に接続されたドレイン電極を有し、
前記中継電極は、前記ドレイン電極に接続されることにより、前記ドレイン電極を経由して前記半導体膜と接続され、
前記ドレイン電極は、前記第１絶縁膜と前記第２絶縁膜との間に設けられている、アレイ基板。
【請求項５】
請求項１から請求項４のいずれか一項に記載のアレイ基板と、
前記アレイ基板に対向する対向基板と、を備える表示装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書が開示する技術は、アレイ基板及び表示装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
下記特許文献１には液晶表示装置のアレイ基板が開示されている。特許文献１に記載されたアレイ基板では、配線の厚みを増すことにより断面積が大きくなり抵抗値が下がる。抵抗値が下がると時定数が小さくなり、信号の遅延を抑制できる。
【先行技術文献】
【特許文献】
【０００３】
特許４５９２６７７号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
信号伝送回路（ＲＣ回路）の時定数τはτ＝ＲＣで表され、抵抗値Ｒの他、静電容量（寄生容量）Ｃにも依存する。信号が入力されるトランジスタの駆動電圧や周辺回路の抵抗値などによっては、伝送回路の抵抗値低減よりも、伝送回路の寄生容量低減の方が、信号遅延の抑制に効果的な場合がある。
【０００５】
本明細書で開示する技術は、上記のような事情に基づいて完成されたものであって、配線の寄生容量を低減して信号遅延を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本明細書に記載のアレイ基板は、ゲート配線と、前記ゲート配線と交差するソース配線と、前記ゲート配線と前記ソース配線との交差部に設けられたスイッチング素子と、前記スイッチング素子に設けられた半導体膜と、前記ゲート配線と前記半導体膜との間の層に配される第１絶縁膜と、前記半導体膜と前記ソース配線との間の層に配される第２絶縁膜と、を備える。前記ソース配線は、前記ゲート配線に対し、前記第１絶縁膜及び前記第２絶縁膜を介して重畳する。
【０００７】
（２）上記（１）に記載のアレイ基板において、前記スイッチング素子は、前記半導体膜に接続されたソース電極を有する。前記ソース配線は、前記ソース電極に接続されることにより、前記ソース電極を経由して前記半導体膜と接続され、前記ソース電極は、前記第１絶縁膜と、前記第２絶縁膜との間に設けられていてもよい。
【０００８】
（３）上記（１）又は（２）に記載のアレイ基板において、前記ソース電極は、前記ゲート配線と非重畳であってもよい。
【０００９】
（４）上記（１）～（３）のいずれかに記載のアレイ基板は、中継電極を備え、前記スイッチング素子は、前記半導体膜に接続されたドレイン電極を有する。前記中継電極は、前記ドレイン電極に接続されることにより、前記ドレイン電極を経由して前記半導体膜と接続され、前記ドレイン電極は、前記第１絶縁膜と前記第２絶縁膜との間に設けられていてもよい。
【００１０】
（５）本明細書に記載の技術に係る表示装置は、上記（１）～（４）のいずれかに記載のアレイ基板と、前記アレイ基板に対向する対向基板と、を備えていてもよい。
【発明の効果】
（【００１１】以降は省略されています）

関連特許