特許ウォッチ

公開番号2025090624
公報種別公開特許公報(A)
公開日2025-06-17
出願番号2025028958,2024070346
出願日2025-02-26,2010-03-25
発明の名称半導体装置の作製方法
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 86/60 20250101AFI20250610BHJP()
要約【課題】駆動回路におけるトランジスタの特性劣化を抑制することを課題の一つとする。
【解決手段】第1の入力信号に応じてオン又はオフになることにより出力信号の電位状態
を設定するか否かを制御する第1のスイッチと、第2の入力信号に応じてオン又はオフに
なることにより出力信号の電位状態を設定するか否かを制御する第2のスイッチと、を有
し、第1のスイッチまたは第2のスイッチがオン又はオフになることにより第1の配線と
第2の配線とが導通状態または非導通状態となる。
【選択図】図1
特許請求の範囲【請求項１】
トランジスタのゲート電極としての機能を有する第１の導電層と、容量素子の第１の電極としての機能を有する第２の導電層とを、基板上に形成する工程と、
前記第１の導電層の上方に配置された領域を有し、かつ、前記第２の導電層の上方に配置された領域を有する第１の絶縁層を形成する工程と、
前記第１の導電層に達するコンタクトホールを前記第１の絶縁層に形成する工程と、
前記コンタクトホールが形成された前記第１の絶縁層を介して、前記第１の導電層と重なる領域を有する酸化物半導体層を、前記第１の絶縁層の上方に形成する工程と、
前記第１の絶縁層の上方に配置された領域を有し、かつ、前記酸化物半導体層の上方に配置された領域を有する第３の導電層を形成する工程と、
前記第３の導電層をエッチングすることで、前記容量素子の第２の電極としての機能を有する第４の導電層と、前記トランジスタのソース電極としての機能を有する第５の導電層と、前記トランジスタのドレイン電極としての機能を有する第６の導電層と、を形成する工程と、を有する、
半導体装置の作製方法。

発明の詳細な説明【技術分野】
【０００１】
半導体装置、表示装置、液晶表示装置、それらの駆動方法、又はそれらを生産する方法に
関する。特に、画素部と同じ基板に形成される駆動回路を有する半導体装置、表示装置、
液晶表示装置、又はそれらの駆動方法に関する。又は、当該半導体装置、当該表示装置、
又は当該液晶表示装置を有する電子機器に関する。
続きを表示（約 4,100 文字）【背景技術】
【０００２】
近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められて
いる。特に、非単結晶半導体によって構成されるトランジスタを用いて、画素部と同じ基
板にゲートドライバなどの駆動回路を構成する技術は、コストの低減、信頼性の向上に大
きく貢献するため、活発に開発が進められている。
【０００３】
非単結晶半導体によって構成されるトランジスタは、閾値電圧の変動、又は移動度の低下
などの劣化を生じる。このトランジスタの劣化が進むと、駆動回路が動作しづらくなり、
画像を表示できなくなるといった問題がある。そこで、特許文献１、特許文献２、及び非
特許文献１には、フリップフロップの出力信号をＬレベル（ローレベルともいう）に下げ
る機能を有するトランジスタ（以下、プルダウントランジスタともいう）の劣化を抑制す
ることができるシフトレジスタが開示されている。これらの文献では、二つのプルダウン
トランジスタが用いられる。この二つのプルダウントランジスタは、フリップフロップの
出力端子と、ＶＳＳ（以下負電源）が供給される配線との間に接続される。そして、一方
のプルダウントランジスタと、他方のプルダウントランジスタとが交互にオン（オン状態
ともいう）になる。こうすることによって、それぞれのプルダウントランジスタがオンに
なる時間が短くなるので、プルダウントランジスタの特性劣化を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
特開２００５－５０５０２号公報
特開２００６－２４３５０号公報
【非特許文献】
【０００５】
ＹｏｎｇＨｏＪａｎｇ，ｅｔａｌ．， ”ＩｎｔｅｇｒａｔｅｄＧａｔｅＤｒｉｖｅｒＣｉｒｃｕｉｔＵｓｉｎｇａ－ＳｉＴＦＴｗｉｔｈＤｕａｌＰｕｌｌ－ｄｏｗｎＳｔｒｕｃｔｕｒｅ”，ＰｒｏｃｅｅｄｉｎｇｓｏｆＴｈｅ１１ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＤｉｓｐｌａｙＷｏｒｋｓｈｏｐｓ２００４，ｐｐ．３３３－３３６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の技術の構成において、出力信号をハイレベルに制御するためのトランジスタ（以下
、プルアップトランジスタともいう）のゲートの電位は、正電源電圧、又はクロック信号
のハイレベルの電位よりも高くなる場合がある。このために、プルアップトランジスタに
は、大きな電圧が印加される場合がある。又は、プルアップトランジスタのゲートと接続
されるトランジスタには、大きな電圧が印加される場合がある。又は、トランジスタが劣
化しても、シフトレジスタが動作するように、シフトレジスタを構成するトランジスタの
チャネル幅が大きい場合がある。又は、トランジスタのチャネル幅が大きいと、トランジ
スタのゲートと、ソース又はドレインとの間でショートしやすくなる場合がある。又は、
トランジスタのチャネル幅が大きくなると、シフトレジスタを構成する各トランジスタで
の寄生容量が増加してしまう場合がある。
【０００７】
本発明の一態様は、トランジスタの特性劣化を抑制することを課題とする。又は、本発明
の一態様は、トランジスタのチャネル幅を小さくすることを課題とする。又は、本発明の
一態様は、プルアップトランジスタの特性劣化の抑制、又はチャネル幅を小さくすること
を課題とする。又は、本発明の一態様は、出力信号の振幅を大きくすることを課題とする
。又は、本発明の一態様は、画素が有するトランジスタのオン時間を長くすることを課題
とする。又は、本発明の一態様は、画素への書き込み不足を改善することを課題とする。
又は、本発明の一態様は、出力信号の立ち下がり時間を短くすることを課題とする。又は
、本発明の一態様は、出力信号の立ち上がり時間を短くすることを課題とする。又は、本
発明の一態様は、ある行に属する画素に、別の行に属する画素へのビデオ信号が書き込ま
れることを防止することを課題とする。又は、駆動回路の出力信号の立ち下がり時間のば
らつきを低減することを課題とする。又は、各画素へのフィードスルーの影響を一定にす
ることを課題とする。又は、クロストークを低減することを課題とする。又は、本発明の
一態様は、レイアウト面積を小さくすることを課題とする。又は、本発明の一態様は、表
示装置の額縁を狭くすることを課題とする。又は、本発明の一態様は、表示装置を高精細
にすることを課題とする。又は、本発明の一態様は、歩留まりを高くすることを課題とす
る。又は、本発明の一態様は、製造コストを低減することを課題とする。又は、本発明の
一態様は、出力信号のなまりを低減することを課題とする。又は、本発明の一態様は、出
力信号の遅延を低減することを課題とする。又は、本発明の一態様は、消費電力を低減す
ることを課題とする。又は、本発明の一態様は、外部回路の電流供給能力を小さくするこ
とを課題とする。又は、本発明の一態様は、外部回路のサイズ、又は当該外部回路を有す
る表示装置のサイズを小さくすることを課題とする。なお、これらの課題の記載は、他の
課題の存在を妨げるものではない。なお、本発明の一態様は、これら課題の全てを解決す
る必要はないものとする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、第３の入力信号に応じてオンまたはオ
フになる第１のスイッチ及び第２のスイッチと、第１のスイッチがオン又はオフになるこ
とにより第１の入力信号が入力されるか否かが制御され、第１の入力信号に応じてオンま
たはオフになることにより出力信号の電位状態を設定するか否かを制御する第３のスイッ
チと、第２のスイッチがオン又はオフになることにより第２の入力信号が入力されるか否
かが制御され、第２の入力信号に応じてオンまたはオフになることにより出力信号の電位
状態を設定するか否かを制御する第４のスイッチと、を有する液晶表示装置である。
【０００９】
本発明の一態様は、第１の入力信号、第２の入力信号、及び第３の入力信号が入力され、
出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液晶素子に印加され
る電圧が設定される画素と、を有し、駆動回路は、ゲート、ソース、及びドレインを有し
、ゲートに第３の入力信号が入力され、ソース及びドレインの一方に第１の入力信号が入
力される第１のトランジスタと、ゲート、ソース、及びドレインを有し、ゲートに第３の
入力信号が入力され、ソース及びドレインの一方に第２の入力信号が入力される第２のト
ランジスタと、ゲート、ソース、及びドレインを有し、ゲートが第１のトランジスタのソ
ース及びドレインの他方に電気的に接続され、オンまたはオフになることにより出力信号
の電位状態を設定するか否かを制御する第３のトランジスタと、ゲート、ソース、及びド
レインを有し、ゲートが第２のトランジスタのソース及びドレインの他方に電気的に接続
され、オンまたはオフになることにより出力信号の電位状態を設定するか否かを制御する
第４のトランジスタと、を有する液晶表示装置である。
【００１０】
本発明の一態様は、第１の入力信号、第２の入力信号、第３の入力信号、及び第４の入力
信号が入力され、出力信号を出力する駆動回路と、液晶素子を有し、出力信号に応じて液
晶素子に印加される電圧が設定される画素と、を有し、駆動回路は、第１の入力信号が入
力される第１の配線と、第２の入力信号が入力される第２の配線と、第３の入力信号が入
力される第３の配線と、第４の入力信号が入力される第４の配線と、ゲート、ソース、及
びドレインを有し、ゲートが第３の配線に電気的に接続され、ソース及びドレインの一方
が第１の配線に電気的に接続された第１のトランジスタと、ゲート、ソース、及びドレイ
ンを有し、ゲートが第３の配線に電気的に接続され、ソース及びドレインの一方が第２の
配線に電気的に接続された第２のトランジスタと、ゲート、ソース、及びドレインを有し
、ゲートが第１のトランジスタのソース及びドレインの他方に電気的に接続され、ソース
及びドレインの一方が第４の配線に電気的に接続された第３のトランジスタと、ゲート、
ソース、及びドレインを有し、ゲートが第２のトランジスタのソース及びドレインの他方
に電気的に接続され、ソース及びドレインの一方が第４の配線に電気的に接続された第４
のトランジスタと、第３のトランジスタのソース及びドレインの他方並びに第４のトラン
ジスタのソース及びドレインの他方に電気的に接続され、与えられる電位が出力信号の電
位となる第５の配線と、を有する液晶表示装置である。
（【００１１】以降は省略されています）

関連特許