特許ウォッチ

公開番号2025088422
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2023203113
出願日2023-11-30
発明の名称ドハティ増幅回路および半導体装置
出願人住友電工デバイス・イノベーション株式会社
代理人弁理士法人片山特許事務所
主分類H03F 1/02 20060101AFI20250604BHJP(基本電子回路)
要約【課題】小型化可能なドハティ増幅回路を提供する。
【解決手段】ドハティ増幅回路は、入力された入力信号を第1信号と第2信号に分配する分配器と、回路基板55と、前記回路基板上に設けられ、前記第1信号を増幅し、増幅した信号を第4信号として出力する第1アンプと、前記回路基板上に設けられ、前記第2信号を増幅し、増幅した信号を第5信号として出力する第2アンプと、前記第4信号と前記第5信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードと、前記回路基板上に設けられ、前記分配器と前記第1アンプとの間の経路に端が電気的に接続されたオープンスタブと、前記回路基板上に設けられ、第1端が前記第2アンプに電気的に接続され、第2端が前記合成ノードに電気的に接続された第1インピーダンス変換器と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
入力された入力信号を第１信号と第２信号に分配する分配器と、
回路基板と、
前記回路基板上に設けられ、前記第１信号を増幅し、増幅した信号を第４信号として出力する第１アンプと、
前記回路基板上に設けられ、前記第２信号を増幅し、増幅した信号を第５信号として出力する第２アンプと、
前記第４信号と前記第５信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードと、
前記回路基板上に設けられ、前記分配器と前記第１アンプとの間の経路に端が電気的に接続されたオープンスタブと、
前記回路基板上に設けられ、第１端が前記第２アンプに電気的に接続され、第２端が前記合成ノードに電気的に接続された第１インピーダンス変換器と、
を備えるドハティ増幅回路。
続きを表示（約 1,500 文字）【請求項２】
前記回路基板上に設けられ、第３信号を増幅し、増幅した信号を第６信号として出力する第３アンプと、
前記回路基板上に設けられ、第１端が前記第３アンプに電気的に接続され、第２端が前記合成ノードに電気的に接続された第２インピーダンス変換器と、
を備え、
前記分配器は、前記入力信号を前記第１信号、前記第２信号および前記第３信号に分配し、
前記合成ノードは、前記第４信号、前記第５信号および前記第６信号を合成し、合成した信号を前記出力信号として前記出力端子に出力する請求項１に記載のドハティ増幅回路。
【請求項３】
前記第１アンプと前記合成ノードとの間にインピーダンス変換器は設けられていない請求項１または請求項２に記載のドハティ増幅回路。
【請求項４】
前記第１アンプは、メインアンプであり、前記第２アンプは、ピークアンプである請求項１または請求項２に記載のドハティ増幅回路。
【請求項５】
前記第１アンプおよび前記第２アンプは、第１方向に配列されており、
前記第１インピーダンス変換器は、前記第１アンプの第１方向に交差する第２方向に設けられ、
前記オープンスタブは、前記第１アンプの前記第１方向に設けられている請求項１または請求項２に記載のドハティ増幅回路。
【請求項６】
前記第１アンプおよび前記第２アンプが搭載され、前記回路基板上に実装されたパッケージを備え、
前記オープンスタブおよび前記第１インピーダンス変換器は、前記パッケージには搭載されていない請求項１または請求項２に記載のドハティ増幅回路。
【請求項７】
前記第１インピーダンス変換器は、動作帯域の中心周波数に対し１／４波長線路であり、前記オープンスタブは、動作帯域の中心周波数に対し１／８波長線路である請求項１または請求項２に記載のドハティ増幅回路。
【請求項８】
入力された入力信号が分配された第１信号が入力する第１入力端子と、
前記入力信号が分配された第２信号が入力する第２入力端子と、
前記第１信号を増幅し、増幅した信号を第４信号として出力する第１アンプと、
前記第２信号を増幅し、増幅した信号を第５信号として出力する第２アンプと、
前記第４信号が出力される第１出力端子と、
前記第５信号が出力される第２出力端子と、
前記第１入力端子と前記第１アンプとの間の線路に接続され、前記第１信号の位相を調整するためのオープンスタブが接続可能な端子と、
を備えるドハティ増幅回路用の半導体装置。
【請求項９】
前記入力信号が分配された第３信号が入力する第３入力端子と、
前記第３信号を増幅し、増幅した信号を第６信号として出力する第３アンプと、
前記第６信号が出力される第３出力端子と、
を備える請求項８に記載の半導体装置。
【請求項１０】
第１方向に配列された前記第１アンプおよび前記第２アンプを搭載するパッケージを備え、
前記第１入力端子および前記第２入力端子は、前記パッケージの前記第１方向に交差する第２方向において対向する第１辺および第２辺のうち前記第１辺に設けられ、
前記第１出力端子および前記第２出力端子は、前記パッケージの前記第２辺に設けられ、
前記端子は、前記第１辺および前記第２辺を接続する第３辺に設けられ、前記第１アンプは、前記第２アンプより前記第３辺に近い請求項８または請求項９に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ドハティ増幅回路および半導体装置に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
メインアンプと２個以上のピークアンプを用いたＮ（Ｎは２以上）－ｗａｙドハティ増幅回路が知られている（例えば特許文献１、２）。
【先行技術文献】
【特許文献】
【０００３】
米国特許第８０２２７６０号明細書
米国特許第１０６０１３７５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ドハティ増幅回路では、メインアンプおよびピークアンプのいずれかのアンプの後段にインピーダンス変換器を設ける。インピーダンス変換器による位相遅れを調整するため、メインアンプおよびピークアンプのいずれかのアンプの前段に位相調整器を設ける。このため、大型化してしまう。
【０００５】
本開示は、小型化することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、入力された入力信号を第１信号と第２信号に分配する分配器と、回路基板と、前記回路基板上に設けられ、前記第１信号を増幅し、増幅した信号を第４信号として出力する第１アンプと、前記回路基板上に設けられ、前記第２信号を増幅し、増幅した信号を第５信号として出力する第２アンプと、前記第４信号と前記第５信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードと、前記回路基板上に設けられ、前記分配器と前記第１アンプとの間の経路に端が電気的に接続されたオープンスタブと、前記回路基板上に設けられ、第１端が前記第２アンプに電気的に接続され、第２端が前記合成ノードに電気的に接続された第１インピーダンス変換器と、を備えるドハティ増幅回路である。
【０００７】
本開示の一実施形態は、入力された入力信号が分配された第１信号が入力する第１入力端子と、前記入力信号が分配された第２信号が入力する第２入力端子と、前記第１信号を増幅し、増幅した信号を第４信号として出力する第１アンプと、前記第２信号を増幅し、増幅した信号を第５信号として出力する第２アンプと、前記第４信号が出力される第１出力端子と、前記第５信号が出力される第２出力端子と、前記第１入力端子と前記第１アンプとの間の線路に接続され、前記第１信号の位相を調整するためのオープンスタブが接続可能な端子と、を備えるドハティ増幅回路用の半導体装置である。
【発明の効果】
【０００８】
本開示によれば、小型化することができる。
【図面の簡単な説明】
【０００９】
図１は、実施例１に係るドハティ増幅回路のブロック図である。
図２は、実施例１における半導体装置の平面図である。
図３は、実施例１における回路基板の平面図である。
図４は、実施例１におけるＰｏｕｔに対する確率、Ｐｉｎに対する各アンプのＰｏｕｔ、Ｐｉｎに対する各アンプの利得、Ｐｉｎに対する全体の利得を示す模式図である。
図５は、比較例１におけるドハティ増幅回路のブロック図である。
図６は、比較例１における半導体装置の平面図である。
【発明を実施するための形態】
【００１０】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力された入力信号を第１信号と第２信号に分配する分配器と、回路基板と、前記回路基板上に設けられ、前記第１信号を増幅し、増幅した信号を第４信号として出力する第１アンプと、前記回路基板上に設けられ、前記第２信号を増幅し、増幅した信号を第５信号として出力する第２アンプと、前記第４信号と前記第５信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードと、前記回路基板上に設けられ、前記分配器と前記第１アンプとの間の経路に端が電気的に接続されたオープンスタブと、前記回路基板上に設けられ、第１端が前記第２アンプに電気的に接続され、第２端が前記合成ノードに電気的に接続された第１インピーダンス変換器と、を備えるドハティ増幅回路である。これにより、オープンスタブを短くできるため、小型化できる。
（２）上記（１）において、前記回路基板上に設けられ、第３信号を増幅し、増幅した信号を第６信号として出力する第３アンプと、前記回路基板上に設けられ、第１端が前記第３アンプに電気的に接続され、第２端が前記合成ノードに電気的に接続された第２インピーダンス変換器と、を備え、前記分配器は、前記入力信号を前記第１信号、前記第２信号および前記第３信号に分配し、前記合成ノードは、前記第４信号、前記第５信号および前記第６信号を合成し、合成した信号を前記出力信号として前記出力端子に出力してもよい。これにより、小型化できる。
（３）上記（１）または（２）において、前記第１アンプと前記合成ノードとの間にインピーダンス変換器は設けられていなくてもよい。これにより、合成ノードにおける位相を揃えることができる。
（４）上記（１）から（３）のいずれかにおいて、前記第１アンプは、メインアンプであり、前記第２アンプは、ピークアンプであってもよい。これにより、広帯域化することができる。
（５）上記（１）から（４）のいずれかにおいて、前記第１アンプおよび前記第２アンプは、第１方向に配列されており、前記第１インピーダンス変換器は、前記第１アンプの第１方向に交差する第２方向に設けられ、前記オープンスタブは、前記第１アンプの前記第１方向に設けられていてもよい。これにより、回路基板の第２方向における幅を小さくできる。
（６）上記（１）から（５）のいずれかにおいて、前記第１アンプおよび前記第２アンプが搭載され、前記回路基板上に実装されたパッケージを備え、前記オープンスタブおよび前記第１インピーダンス変換器は、前記パッケージには搭載されていなくてもよい。これにより、第１アンプ、第２アンプ、オープンスタブおよび第１インピーダンス変換器を回路基板に設けることができる。
（７）上記（１）から（６）のいずれかにおいて、前記第１インピーダンス変換器は、動作帯域の中心周波数に対し１／４波長線路であり、前記オープンスタブは、動作帯域の中心周波数に対し１／８波長線路であってもよい。これにより、合成ノードにおける第４信号と第５信号との位相を揃えることができる。
（８）本開示の一実施形態は、入力された入力信号が分配された第１信号が入力する第１入力端子と、前記入力信号が分配された第２信号が入力する第２入力端子と、前記第１信号を増幅し、増幅した信号を第４信号として出力する第１アンプと、前記第２信号を増幅し、増幅した信号を第５信号として出力する第２アンプと、前記第４信号が出力される第１出力端子と、前記第５信号が出力される第２出力端子と、前記第１入力端子と前記第１アンプとの間の線路に接続され、前記第１信号の位相を調整するためのオープンスタブが接続可能な端子と、を備えるドハティ増幅回路用の半導体装置である。これにより、小型化できる。
（９）上記（８）において、前記入力信号が分配された第３信号が入力する第３入力端子と、前記第３信号を増幅し、増幅した信号を第６信号として出力する第３アンプと、前記第６信号が出力される第３出力端子と、を備えてもよい。これにより、小型化できる。
（１０）上記（８）または（９）において、第１方向に配列された前記第１アンプおよび前記第２アンプを搭載するパッケージを備え、前記第１入力端子および前記第２入力端子は、前記パッケージの前記第１方向に交差する第２方向において対向する第１辺および第２辺のうち前記第１辺に設けられ、前記第１出力端子および前記第２出力端子は、前記パッケージの前記第２辺に設けられ、前記端子は、前記第１辺および前記第２辺を接続する第３辺に設けられ、前記第１アンプは、前記第２アンプより前記第３辺に近くてもよい。これにより、第１入力端子と第１アンプとの間の経路とオープンスタブとの間の電気長を短くできる。
（【００１１】以降は省略されています）

関連特許